[求助] 这个VHDL的信号赋初值语句怎么理解？

　<= (others => '0');

　:= (others => '0');

置全'0'，类似的还有只全'1'，置全高阻如下：

　<= (others => '1');

　:= (others => '1');

　<= (others => 'Z');

　:= (others => 'Z');

回复 楼主 andyandy 的帖子

3Q!