基于模型设计对传统的FPGA的开发方法的颠覆！

最近我在同一实验平台DE2上，对手写HDL代码（21行）；DSP Builder生成的代码（》200行）；Simulink HDL Coder生成的代码（大于200行）。的综合结果进行了对比，结果令人震撼！如果这个结论是正确的，那么基于模型设计的方法开发FPGA已经成为现实！！！
结果：1、手写HDL占用41个LE ，fmax：208M
2、DSP Bulider的占用36个LE，fmax：285M
3、Simulink HDL Coder的占用54个LE，fmax：210M
如此小的题目，基于模型设计无论在资源占用上，还是能跑的最大频率都超过了手写的水平，这个结论非常震撼人心。那么对于大型项目，模型代码超过手写代码那就更没有什么问题了。这里可能会给大家一个警示:以后不要太相信代码写得短，你占用的资源就少（模型代码200行是手写21行代码的10倍，但占的资源却更少）。
还有我们也已经实现了我这本书的核心思想：Qsys（SOPC Builder）+IP+Nios ii软核处理器+用户解决方案的新开发FPGA的方法。以及在现有工程中添加新功能的方法，这对于加快现有或传统设备的升级换代意义深远。另外，也介绍了MathWorks公司的最新基于模型设计开发FPGA的方法。
这本书因为是编著，所以我可以借鉴altera公司提供的示例，因此也是我四本书中最有价值的一本。

回复 楼主 平湖秋月 的帖子

顶一个，很有前途的模型设计哦，让大众都成为设计师

很想看看！资料怎么没有呢！