[求助] 一个小问题

超自然   2011-10-12 23:31 楼主
module compare(out,a,b);
input [7:0] a,b;
output out;
reg out;
always @(a or b)
begin
if(a>b)
out=1;
else
out=0;
end
endmodule

此处若缺省else语句会出现什么逻辑?是不是会产生不定态?

回复评论 (4)

不会,生成锁存器
点赞  2011-10-13 11:01

楼上说的很对!

一个为理想不懈前进的人,一个永不言败人! http://shop57496282.taobao.com/ 欢迎光临网上店铺!
点赞  2011-10-13 11:59

回复 沙发 00yaliang 的帖子

也就是说一直保持1值?
点赞  2011-10-13 16:31
对的,如果不写这个的话就和case 里面不写default一样会生成一个锁存器,数值会保持不变。。
点赞  2011-10-23 22:23
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复