testbench VS system verilog

innerpeace   2012-5-12 20:48 楼主
编写testbench并使用modelsim进行仿真,与使用system verilog进行仿真有何不同,哪个更方便使用? 我看有些公司用system verilog,但有些有经验的老师却是用前者。

回复评论

暂无评论,赶紧抢沙发吧
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复