[讨论] Δ-Σ ADC 简述：噪声与数据速率的关系

当涉及信号噪声时，“有效精度”就是对模数转换有用位的描述。

本文是对 Δ－Σ ADC 内部工作原理进行简要概述的最后一部分。您已经了解了调制器在某个特定时间和频率域中如何工作，以及如何在高频中形成转换量化噪声。该调制器实施了一个过采样系统，该采样系统拥有一个积分器和负反馈。另外，您还阅读了解了一些与数字/抽取滤波器内部工作原理相关的信息。这种滤波器降低了调制器数字 1 位流中的高频噪声，同时将数字化的输入信号以低数据速率传输至转换器输出。这两种模块的组合便得到了一款高精度 ADC（请参见参考书目 1、参考书目 2 以及参考书目 3）。

不管使用何种转换器，实际精度都与 ADC 传输的位数相等。当涉及信号噪声时，“有效精度”就是对模数转换有用位的描述。有效精度等于 ADC 的有效位数。调制器 FS（采样速率）和 FD（输出数据速率）的比决定了抽取或过采样，比率，其会直接影响有效精度。抽取比的范围介于 4～32,768 之间，其与每个数据输出调制器采样的数目相等。

请看下面图 1 中的频谱。假设输出数据速率为调制器采样频率的一小部分（请参见图 1a），0～FD 的输入频率均在输出信号频带中。由于噪声水平较低，因此有效精度较高。FD 的更高频率不但增加了转换器的输出数据速率，而且还降低了有效精度。虽然调制器的大部分噪声都出现在更高频率中，但是您获得的有效精度仍然较低（请参见图 1b）。图 1c 就显示了一个关于抽取比与采样 ADC 有效精度之间关系的例子。

在不改变有效精度的条件下，提高输出数据速率的一种方法就是提高调制器的采样速率。您可以通过提高 Δ－Σ ADC 的主时钟速率来提高这一速率。使用恒定抽取比后，采样速率和功耗同时升高。此外，大多数转换器都拥有采样速率的实际极限，超过这一极限后其将无法正常地工作。抽取比和有效精度之间存在着紧密的联系。保持采样速率恒定不变并保持较低的数据速率，能够让您获得较高的转换器输出有效精度（请参见参考书目 4 和 参考书目 5）。

参考书目

1、 《Δ-Σ ADC 简述》，作者：Baker Bonnie，EDN，2007 年 12 月 14 日，22页。

2、 《Δ-Σ ADC 简述（第二部分）：调制器》，作者：Baker Bonnie，EDN，2008 年 1 月 8 日，24 页。

3、 《Δ-Σ ADC 简述（第三部分）：数字/抽取滤波器》，作者：Baker Bonnie，EDN，2008 年 2 月 21 日，24 页。

4、 《数字滤波器：分析与设计（第二版）》，作者：Antoniou Andreas，由 McGraw-Hill 出版，2000 年 5 月 15 日，ISBN：0070021171。

5、 《CMOS 混合信号电路设计》，作者：Baker, R Jacob，由 J Wiley & Sons 出版，2002 年 6 月，ISBN：0471227544。