[求助] Altera 串行fir内核调用问题

小弟最近在玩altera 的fpga fir。发现仿真同样的电路，用并行能出来结果，用串行就一点数据都不出。如果仅仅是时钟的问题，没道理不吐出任何数据啊？

问题已解决，用并联fir时，不用复位，因为是一个时钟一个数据。串行fir需要运行时复位，以确定数据起始位。