[讨论] FPGA如何实现有符号定点数乘法？

如题，希望实现1bit符号位，14bit整数位，6bit小数位的数字相乘，有没有可以参考的资料

用的是altera或xilinx的FPGA的话，可以直接调它的乘法器ip实现，1位符号位，14位整数，6位小数，可以按21位的定点整数生成乘法器，运算结果是42位，运算结果[11:0]的12位是小数部分，随后是是整数部分和符号位，
输入、输出都是补码的；
不想用补码，用原码的话，可以生成20位x20位的乘法器，两个符号位做下异或做最终的符号位

用C可以用个数字什么的来实现，指定位数的木有做过，我肯定会用C的思想来写它了，不过有点冗余，。不知道有没有更好的方法？？ 楼主有没有搞定。木有搞定就尝试用C的思想方法试试。。。 本帖最后由 574433742 于 2015-9-8 06:26 编辑

这个做法对楼主的问题，OK的。

还有种做法是，统一当成整数看，通过控制取位，来对应小数点。
这个在有很多地方同时要用乘法器的时候，能少生产几个core，也便于维护。