[求助] verilog设计AM信号发生器

蓝色太阳   2017-5-4 18:17 楼主
急!!求大神指导如何用verilog设计一个AM信号发生器,软件为vivado,硬件为Xilinx开发板,要是有参考程序就更好了。
要求如下:
1、实现AM信号产生,可配置载波和调制信号频率、调制深度。具体技术指标如下:
(1)   载波频率范围:100kHz-20MHz,精度优于5%。
(2)   音频(调制信号)频率范围:10Hz-10kHz,精度优于5%。
(3)   调制深度:0-1.0,步进0.05,精度优于5%。
2、将AM调制器封装成IP核,测试其功能。

回复评论 (4)

你这可不是指导啊,你这是外包
training
点赞  2017-5-4 19:37
这是毕业设计吧
点赞  2017-5-4 23:22
引用: 白丁 发表于 2017-5-4 19:37
你这可不是指导啊,你这是外包

新人不太懂,外包是什么,怎么做
点赞  2017-5-5 15:58
引用: 里卡森奇 发表于 2017-5-4 23:22
这是毕业设计吧

FPGA实验课的考试题
点赞  2017-5-5 16:05
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复