请问单片机和FPGA有哪些通信方式啊？具体如何实现啊？两者的总线通信方式如何实现啊？请专家具体讲讲或者给点资料也行，谢谢了

nios中的reset address和exception address是什么意思？

FPGA USB下载遇到的问题，急求高手指点！

FPGA程序下载时先用的是并口下载线，在AS模式，JTAG模式下均能顺利下载程序，后来换了USB下载线，在JTAG模式下能下载成功，在AS模式下下载不进程序，提示：Can not recognize silicon ID for device 1，程序编译完总共用两个警告：不知是否和下载有关？望赐教解决办法。

Warning: Feature LogicLock is not available with your current license

Warning: Found pins functioning as undefined clocks and/or memory enables
提示：Can not recognize silicon ID for device 1
下载芯片为Cycone EP1CST144C8N  软件为Quartus II9.2web版

[ 本帖最后由 龙茗路 于 2009-8-6 17:48 编辑 ]

回复 44楼 dabenlu803 的帖子

就我看到的说下：可以用80c52配置FPGA,有PPS模式，配置数据置于ROM或单片机程序存储区，IO口控制和下载有关的几个口，CONF_DONE,nSTATUS,nCE,DCLK,nCONFIG,单片机产生配置所需脉冲，程序便可下进FPGA，说的比较抽象，不知道怎么在这里把图画出来，我刚注册没多久，还不太熟悉这里的操作，来这里主要目的向高手学习的，在分享经验的同时学习别人的经验。
文字描述硬件连接吧，参考而已：P1.0K连DCLK,P1.1连nCONFIG,P1.2连DATA0,P1.3连nSTATUS,p1.4连CONF_DONE,其中nCE接地，nSTATUS接1k上拉电阻，CONF_DONE接1k上拉电阻，MESEL1,MESEL0,都接地。 nCE0如果只有一片FPGA,悬空即可，如有多片，则连入下片，这里只是单片机控制FPGA的一种参考连法，时序过程需要参考FPGA芯片资料。这样才能将程序由单片机下进FPGA. QQ:406948461.欢迎FPGA爱好者相互交流经验，共同进步。

回复 43楼 gang12 的帖子

这个提示英文看不懂，用软件翻译下，应该可以理解吧，不信你试试了，呵呵呵。我刚用软件翻译下，就明白了，自己摸索下吧，相信你一翻译就明白了，呵呵，我也是初学者，学习学习。

回复 41楼 heningbo 的帖子

可是你没给手机号码呀？我在网上看到过有人用它做机器人底座控制，貌似很牛！学习学习。呵呵。

回复 42楼 wenhuawu 的帖子

版主，请问你遇到过46楼的问题吗？请你看看。我困惑啊。

46楼的问题的确比较怪异

这两个warning不会影响下载方式。  Can not recognize silicon ID for device 1 是说下载的链路不通。 但是从你的描述中得知： 下载链路的电气连接没问题。如果现象真如你所说，那有可能是AS模式在采用USB下载线时需要特别的设置。 但是我在文档中没有找到这方面的描述。  所以有点迷惑。

回复 46楼 龙茗路 的帖子

我想请问哈你用并口在AS模式下，能下载程序么？

回复 52楼 wenhuawu 的帖子

并口在AS模式下，下载没问题，就是换了USB下载线后，下不进去了。出现那个提示。谢谢高手们的热心帮助！！！

[ 本帖最后由 龙茗路 于 2009-8-7 18:41 编辑 ]

一般来说有两种方法
1. Bus
单片机一般都有SPI或IIC接口，在FPGA里也做一套相应的接口与之通信就可以了。好处是单片机编程容易，PCB布线简单，SPI或IIC FPGA Core网上一般也能找到现成的。

2. Shared Memory方法
在FPGA内例化双端口BRAM，单片机连一个端口，FPGA内部逻辑连一个端口。好处是FPGA内逻辑简单，不过板上走线较多，比较简单的单片机可能需要扩展IO。

受教了，可以试试。具体怎么把FPGA程序下到单片机里呢？sof. pof.格式，先到单片机然后到FPGA，希望高手们详细指点一下！

[ 本帖最后由 龙茗路 于 2009-8-9 19:30 编辑 ]

avalon 主端口信号和从端口信号有什么区别

回复 55楼 龙茗路 的帖子

FPGA和单片机只是数据通信，fpga的程序不可能下载到单片机中的。公司不同,结构不同,存储的数据格式也不同。

请教个问题
altera_avalon_pio_regs.h的具体内容的详细说明在哪儿找啊？
还有其他的头文件下的具体内容
因为在软件编程时要用这些玩意
不知道就死翘翘了

[ 本帖最后由 heningbo 于 2009-8-12 14:08 编辑 ]

回复 43楼 gang12 的帖子

呵呵，你这个是没有生成激励代码，原因有几个方面，一是你软件安装的时用有一个VC++的程序；不知道你的这一步有没有问题，二是;8.5有一个补丁SP2，不知道你有没有打，三是你所保存的格式不知是否正确；等等，多方面的原因；得一一排除

回复 45楼 heningbo 的帖子

在SOPCBuilder下生成NIOSII 核的时候会让用户制定reset vector和exception vector地址
reset vector地址是指CPU上电后PC指针指向的地址；
exception vector地址是指中断入口地址；

这两个地址需要在程序RAM空间内。

回复 58楼 heningbo 的帖子

参考NIOSII手册：
www.altera.com/literature/hb/nios2/n2cpu_nii51007.pdf

回复 46楼 龙茗路 的帖子

两个告警和加载没有关系；
告警1，当前Lisence不支持Logiclock
告警2，发现有管脚被用作未定义的时钟/memory的使能信号。
USB下载线是D版还是正版？
AS模式下是对EPCS器件编程，
1. NCE引脚是否10K下拉？检查该脚电平是否能被拉上。
2. 示波器检查各个引脚时序

回复 41楼 heningbo 的帖子

很好，很强大～！