[讨论] 这个波形怎么产生

小弟初学verilog，最近遇到一题，输入input信号为50KHz，占空比８０％，要在input的每个上升沿产生一个2us的高电平，信号output如下图，该怎么产生呢，看起来挺简单的，就是不知怎么下手，请高人指点一下，不胜感激。

同步是很难做到的，我想用计数器，就是在每个input信号的上升沿开始计数，同时电平置高，2us后电平置低，计数器清零。但是怎么让计数器遇到input的上升沿才开始计数呢？:(

用一个高频的系统时钟    在50KHZ上升沿 计数即可得到   你想要的波形！！！！！

回复 5楼 zhangkai0215 的帖子

多谢了 ，真是高手啊！