[讨论] 都用Verilog,可否给VHDL一点生存空间?

xiaoxin1   2010-1-5 10:12 楼主
如题,很多优秀的代码都看不大懂,学verilog又需要时间。

回复评论

暂无评论,赶紧抢沙发吧
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复