[讨论] 问题分析,大家热情指教,共同提高

eeleader   2010-3-23 09:02 楼主
在quartus中写如下的代码:
module test(go,out);
input go;
output out;
wire out;
reg out1;
assign out=out1;
always @(negedge go)
begin
   out1=1'b1;   
   #10 out1=1'b0;  
end
endmodule
然后新建波形测试文件,设置go信号为几个方波,按道理说,out应该有变化,但是仿真结果,out没有任何变化。本人初学,各位高手帮忙啊。。。。

回复评论 (1)

always @(negedge go)
begin
   out1=1'b1;   
   #10 out1=1'b0;  
end
go下降沿out1变化,开始out1为1,过10ns且go下降沿,out为0,之后就不会变化了
点赞  2010-3-23 10:38
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复