sipmos 光电隔离 晶体管 模拟电路 2021/12/22
输入端经过电阻R2接地，以使其输出端在电源电压降至4V时还是开路的，即两个推挽输出晶体管保持在截止状态。这样可使电源电压在上升至3V左右时光耦输出侧仍为低电平，以使后接的六反相器4049能控制SIPMOS晶体管。在工作阶段，光耦输出端开路，使六反相器输出端为高电平，而输出端为低电平。
这里还没有内容，您有什么问题吗？
我要提问/讨论
已收藏到：个人中心—电路图—收藏
