历史上的今天
今天是：2024年10月10日（星期四）
2018年10月10日 | 5nm技术指日可待，EUV技术有重磅突破
2018-10-10 来源：21IC
全球一号代工厂台积电宣布了有关极紫外光刻(EUV)技术的两项重磅突破，一是首次使用7nm EUV工艺完成了客户芯片的流片工作，二是5nm工艺将在2019年4月开始试产。今年4月开始，台积电第一代7nm工艺(CLN7FF/N7)投入量产，苹果A12、华为麒麟980、高通“骁龙855”、AMD下代锐龙/霄龙等处理器都正在或将会使用它制造，但仍在使用传统的深紫外光刻(DUV)技术。
而接下来的第二代7nm工艺(CLNFF+/N7+)，台积电将首次应用EUV，不过仅限四个非关键层，以降低风险、加速投产，也借此熟练掌握ASML的新式光刻机Twinscan NXE。
7nm EVU相比于7nm DUV的具体改进公布得还不多，台积电只说能将晶体管密度提升20%，同等频率下功耗可降低6-12%。
如今在7nm EUV工艺上成功完成流片，证明了新工艺新技术的可靠和成熟，为后续量产打下了坚实基础。
台积电没有透露这次流片成功的芯片来自哪家客户，但是想想各家和台积电的合作关系，其实不难猜测。
7nm之后，台积电下一站将是5nm(CLN5FF/N5)，将在多达14个层上应用EUV，首次全面普及，号称可比初代7nm工艺晶体管密度提升80%从而将芯片面积缩小45%，还可以同功耗频率提升15%，同频功耗降低20%。
2019年4月，台积电的5nm EUV工艺将开始风险性试产，量产则有望在2020年第二季度开始，正好满足后年底各家旗舰新平台。
台积电5nm工艺的EDA设计工具将在今年11月提供，因此部分客户应该已经开始基于新工艺开发芯片了。
随着半导体工艺的急剧复杂化，不仅开发量产新工艺的成本大幅增加，开发相应芯片也越来越费钱，目前估计平均得花费1.5亿美元，5nm时代可能要2-2.5亿美元。
然而，Intel刚发布的秋季桌面平台仍然都是14nm，而拖延已久的10nm要到明年才能量产，7nm则是遥遥无期，5nm就更别提了。
史海拾趣
|
作为一个有电子基本理论基础的新手，应该如何入手？ 是应该先学习verilog&vhdl语言，还是其他什么？ 我有听说过ilinx，altera和quartus，modelsim谁能帮忙具体解释下是什么？… 查看全部问答＞ |
|
刚用F28027,PCB做好以后,通上电发现电流就有60MA,很奇怪,烧入程序后发现电流有90MA,不知道为什么耗那么多电流,这个正常吗,根据芯片资料,我只给3.3V供电,那个VREGENZ我用电阻下拉到地了,在没烧程序前拿掉电阻,电流就没了,但是烧好程序后那个电阻有无 ...… 查看全部问答＞ |
|
最近在做一个宽带放大器 0-8M输入 要求放大1万倍 考虑三运放的仪表放大电路 找不到合适的放大器 买了ad846放大倍数不行啊 哪位高人能给推荐个合适的啊 或者换个电路用三极管场效应管也行 实在是在这方便没什么思路啊 给点指 ...… 查看全部问答＞ |
|
ISE软件中给出的综合报告和静态时序分析报告都有工作频率，请问哪一个是FPGA能够实际工作的频率？ 答：经过映射和布线的频率值才是FPGA可以真正跑到的频率值看静态时序分析报告，基本上是这个数值。通过查看ISE9.103的 implement Design>Place ...… 查看全部问答＞ |
|
1、智能设备平台WINCE5.0、PC编程VS2005 C# 2、我想在WINCE5.0上操作数据库。运行我我自己的应用软件时提示：报错：无法加载 DLL“SQLCEME30.DLL”： 3、我重新编译内核，现在运行wince5.0时，WINGDOWS目录下已经有了所需的7个*。DLL文件，注册表 ...… 查看全部问答＞ |
|
PBYTE OutputStreamContextM16::Render2(PBYTE pBuffer, PBYTE pBufferEnd, PBYTE pBufferLast) { LONG CurrT = m_CurrT; LONG DeltaT = m_DeltaT; LONG CurrSamp0 = m_CurrSamp[0]; ...… 查看全部问答＞ |