历史上的今天
今天是：2025年01月26日（星期日）
2019年01月26日 | 增强型单片机STC12C5A60S2输出各种频率方波信号
2019-01-26 来源：eefocus
设时钟频率Fosc=18.432MHz，设计程序，从P1.0/CLKOUT2引脚输出频率为124.540KHz的时钟；从T0（P3.4）引脚输出频率为125KHz的时钟；从T1（P3.5）引脚输出频率为38.4KHz的时钟。
解：使用STC12C5A60S2的可编程时钟输出功能完成所需要求。在下面的程序设计中（在此只给出C语言程序），T0、T1和独立波特率发生器BRT均工作在1T模式。
程序编制如下：
#include "stc12c5a.h" //包含STC12C5A60S2的寄存器定义头文件
void main(void)
{
TMOD = 0x22; //T0和T1工作在方式2，8位自动重装计数器
AUXR = AUXR | 0x80; //T0工作在1T模式
AUXR = AUXR | 0x40; //T1工作在1T模式
AUXR = AUXR | 0x04; //独立波特率发生器工作在1T模式
//设置BRT的8位自动重装计数初值，输出时钟频率124.540KHz
BRT = (256-74);
//设置T0的8位自动重装计数初值，输出频率18432000/2/74 = 124540.54约为125KHz
TH0 = (256-74);
//设置T1的8位自动重装计数初值，输出时钟频率18432000/2/240 = 38400Hz
TH1 = (256-240);
WAKE_CLKO=WAKE_CLKO|0x07; //允许T0,T1,独立波特率发生器输出时钟
TR0 = 1； //启动T0开始计数，对系统时钟进行分频输出
TR1 = 1； //启动T1开始计数，对系统时钟进行分频输出
AUXR =AUXR|0x10; //启动BRT工作，对系统时钟进行分频输出
//至此时钟已经输出，用户可以通过示波器观看到输出的时钟频率
while(1);
}
史海拾趣
|
Tsu/Tco 在Quartus II 的报告中有两种不同含义. 片内的Tsu/Tco 是指前级触发器的Tco 和后级触发器的Tsu, 一般来说都是几百ps 级别的. 可以通过“List Paths”命令查看。这里的Tsu/Tco 主要由器件工艺决定, 工作时在受到温度,电压的影响略有变化.（ ...… 查看全部问答＞ |
|
void CfullscreenDlg::setfullscreen(HWND hDlg ) { HWND lpClassName; RECT rc; lpClassName = ::FindWindow(_T(\"menu_worker\"),NULL); &nbs ...… 查看全部问答＞ |
|
我的意思是，最近看STM32的示例源代码，发现系统开始的配置都是标准的函数库，各种参数也都有规律可循，是不是可以开发一个PC端程序，通过勾选、填写各种参数来自动生成一个工程所需要的开始源代码结构？类似Visual Studio里面那样？我觉 ...… 查看全部问答＞ |
|
本帖最后由 paulhyde 于 2014-9-15 02:55 编辑 史上最全的小车资料：源程序，各模块详解，电路图，统统一网打尽！！！ [ 本帖最后由 帅帅的友哥哥 于 2011-8-29 16:02 编辑 ] … 查看全部问答＞ |
|
我的电路板采用C8051f340，利用max7219驱动4位8段数码管，可是总是点不亮！ 不知道是怎么回事，请高人指点。 附显示子程序： sbit DIN_7219=P1^5; sbit LOAD_7219=P1^6; sbit CLK_7219=P1^7; void init7219(void); void write_7219(uchar ad ...… 查看全部问答＞ |
|
设计并制作FPGA开发板，核心器件为ALTERA公司的CYCLONE系列芯片。该开发板具有独立电源、独立下载功能，引脚开放，支持二次开发。 开发板包含的硬件模块为：1、FPGA核心板（包括ALTERA公司的CYCLONE系列芯片、开放的IO引脚、有独立工作时钟、独 ...… 查看全部问答＞ |
|
Verilog中case 中一个状态在执行过程中,状态发生改变了怎么执行 Verilog中case 中一个状态在执行过程中,状态发生改变了怎么执行,是继续执行本状态还是执行下一个状态？… 查看全部问答＞ |