历史上的今天
今天是：2025年02月15日（星期六）
2019年02月15日 | STM8S 三种时钟源的配置HSE\HSI\LSI的配置
2019-02-15 来源：eefocus
1. 关于HSE的时钟配置为主时钟
static void CLK_Config(void)
{
CLK_DeInit(); // 初始化
CLK_HSECmd(ENABLE); //使能HSE
CLK_ClockSwitchConfig(CLK_SWITCHMODE_AUTO, CLK_SOURCE_HSE, DISABLE,
CLK_CURRENTCLOCKSTATE_DISABLE); //切换HSE 并关闭其他时钟 为自动模式
/*Enable CSS interrupt */
CLK_ITConfig(CLK_IT_CSSD, ENABLE);
/* Enable CCS */
CLK_ClockSecuritySystemEnable();
/* Output Fcpu on CLK_CCO pin */
CLK_CCOConfig(CLK_OUTPUT_HSE); //通过PC4可以查看输出
CLK_CCOCmd(ENABLE);
enableInterrupts();
}
2. 关于HSI的时钟配置为主时钟
static void CLK_Config(void)
{
CLK_HSIPrescalerConfig(CLK_PRESCALER_HSIDIV2); //直接配置即可
}
3. 关于LSI的时钟配置为主时钟
void CLK_Config(void)
{
CLK_DeInit(); //初始化
CLK_LSICmd(ENABLE); //使能LSI
CLK_ClockSwitchConfig(CLK_SWITCHMODE_AUTO,CLK_SOURCE_LSI,DISABLE,
CLK_CURRENTCLOCKSTATE_DISABLE); //切换
CLK_CCOConfig(CLK_OUTPUT_LSI); //PC4输出
CLK_CCOCmd(ENABLE);
}
这里还需要在STVP中设置OPTION BYTE
LSI_EN LSI Clock available as CPU clock source
这样就可以了
史海拾趣
|
背景介绍： 硬件架构FPGA+DSP , DSP的管脚信号wen,rdn,cs 通过FPGA IO 连接到外部RAM 中，这样做的目的考虑到FPGA可以访问DSP，或者设计为DSP也可以访问外部RAM，硬件设计兼容，不用修改硬件。 调试时遇 ...… 查看全部问答＞ |
|
CCePngButtonST在数字屏中透明背景的png图片出现背景 CCePngButtonST在模拟屏中显示透明背景的png图片没有问题，但是换成数字屏之后应该透明的背景变成非透明的了，谁遇到过这种问题，应该如何解决？… 查看全部问答＞ |
|
君正4750的开发板烧录wince，按照提供的手册先后烧入boot.nb0和nk.nb0。 重启后，启动信息如下，一直停在DHCP那里进不了系统，请高手看一下是什么问题，谢谢！ Microsoft Windows CE Ethernet Bootloader Common Library Version 1.1 Built Jan ...… 查看全部问答＞ |
|
WPI BJ TI M3 Day - Stellaris family 技术培训会 世平集团代理产品线 TI 的 Stellaris 产品系列凭借行业标准 ARM Cortex-M3 内核的通用处理能力和高级通信功能(包括 10/100 以太网MAC+PHY、CAN、USB OTG、USB 主机/器件、SSI/SPI、UART、I2S 和 I2C) 来满 ...… 查看全部问答＞ |
|
这是我的程序编译结束后的部分提示信息！！！我想知道两次提示存储器占用信息都是表示什么意思，两次有什么区别。谢谢！！！！！ Copyright 1996-2004 IAR Systems. All rights reserved. Warning[Pe550]: varia××e \"year\" was set but neve ...… 查看全部问答＞ |