历史上的今天
今天是：2024年12月11日（星期三）
2019年12月11日 | Lattice Radiant 2.0设计软件加速FPGA设计，可进行更精细的控制
2019-12-11 来源：EEWORLD
莱迪思半导体公司低功耗可编程器件的领先供应商，今日宣布推出广受欢迎的最新版本FPGA软件设计工具Lattice Radiant™2.0。除了增加了对新的CrossLink-NX™ FPGA系列之类的更高密度器件的支持之外，更新的设计工具还提供了新的功能，加速和简化了基于莱迪思FPGA的设计开发。
当系统开发人员评估选择硬件平台时，实际的硬件只占他们选择标准的一小部分。他们还会评估用于配置硬件的设计软件的易用性和支持的功能，因为这些功能可能会对整体系统开发时间和成本产生重大影响。
莱迪思软件产品线高级经理Roger Do表示：“Lattice Radiant 2.0设计软件为开发人员提供了更符合设计习惯的用户体验；该工具将引导他们完成从设计创建到IP导入，从实现到位流生成，再到将位流下载到FPGA的整个设计流程。几乎没有使用FPGA经验的开发人员能够快速利用Lattice Radiant的自动化功能。对于有经验的FPGA开发人员，如果需要特定的优化，Lattice Radiant 2.0也可以对FPGA设置进行更精细的控制。”
Radiant 2.0中提供的新功能升级包括：
片上调试工具，允许用户实时进行错误修复。调试功能使开发人员可以在其代码中插入虚拟开关或LED来确认功能的可行性。该工具还允许用户更改硬核IP的设置以测试不同的工作模式。
改进的时序分析可提供更准确的走线和布线规划以及时钟时序，从而避免设计拥塞和散热问题。
工程变更单（ECO）编辑器使开发人员可以对完成的设计进行增量更改，而无需重新编译整个FPGA数据库。
同步开关输出（SSO）计算器分析单个引脚的信号完整性，以确保其性能不会因靠近另一个引脚而受到影响。
史海拾趣
|
用VS2005任意打开一个Solution，然后直接关闭，就出现如下的错误提示： if you had files open that contained unsaved changes,these changes might be lost. 如下图： 谁遇到过?这是怎么回事啊?… 查看全部问答＞ |
|
我使用VIVI把2440test.bin文件烧录进NAND FLASH后，重新启动开发板，2440test正常运行。然后我直接用AXD与JTAG调试我自己的一个程序，程序调试时候奇怪地蜂鸣器响了，但程序结果一样（我之前已经调试过程序，一切正常，可 ...… 查看全部问答＞ |
|
我的片子是[OC16F688 编译器是 PICC8.05 清看门狗的时候如果用 CLRWDT()，编译器不认识，总报错 如果用插入汇编的方法 _asm ...… 查看全部问答＞ |
|
为什么我用340A编译后，每个文件产生这样的告警？ Warning[Pe001]: last line of file ends without a newline… 查看全部问答＞ |
|
传感器要求1.工作环境为水下，最大工作压力位7.0MPa2.传感器长宽尺寸不超过：25*25mm3.测试面为图示A B接触的表面C。其中A上下往复运动，B固定。 符合要求的厂家或者有其他问题的可以通过 hcscorpio@vip.qqcom联系我。… 查看全部问答＞ |
|
众所周知，由于采用了绝缘栅，功率MOSFET器件只需很小的驱动功率，且开关速度优异，具有“理想开关”的特性。其主要缺点是开态电阻(RDS(on))和正温度系数较高。本教程阐述了高压N型沟道功率MOSFET的特性，并为器件选择提供指导。… 查看全部问答＞ |
|
鉴于有童鞋跟我当时一样，在于win7系统下，有的电脑不能使用MSP430板子，电脑提示串口驱动安装问题。原因是电脑系统中缺少一个文件：usbser.sys ，它放于C:\\Windows\\System32\\drivers目录，只要将usbser.sys 文件复制到前面目录中，并手动升 ...… 查看全部问答＞ |
|
使用Altium 10 设计DDR2地址线T型走线等长问题请教 使用Altium 10 设计DDR2地址线T型走线等长，碰到下面这个问题: 按照网上教程，使用from to网络设计时，在底部显示走线线长不对 如下图所示： 不知道有谁碰到这个问题 该怎么解决 … 查看全部问答＞ |