历史上的今天
今天是：2025年02月02日（星期日）
2021年02月02日 | MSP430F169(五)——时钟
2021-02-02 来源：eefocus
时钟
时钟的解释我就不说了，大家心里有个数就行。首先我们的解释软件层面和硬件层面的问题。
硬件：外部的晶振，内部RC电路
软件：通过调配硬件资源来产生一些适用于不同外围电路的频率。我们把这些频率取了一些好听的名字，（ACLK SMCLK MCLK）MCLK主要用于芯片(需要的频率比较高，实现高性能处理)，SMCLK用于外围电路（频率通常低于MCLK），ACLK用于外围低速率的设备（频率特别低）
有人说这么多频率没必要，用最高频率就够了。这种想法是没错，但是得想到开销啊。频率越高，功耗自然低不了。所以有多种可供选择的频率可以实现功耗与性能平衡。
直接给图，图中是f169的硬件对应的时钟（虚线代表理论可行，实际应用嘛不靠谱，因为f169外部已经接了一个高频XT2,再接一个高频LFXTX1没必要，所以虚线可有可无的存在）
关于时钟的基本信息，大家来看看我做的图，千言万语抵不过一张图
还有关于DCO的详细配置，比如设置精准的时钟的频率和混频，大家可以看详细的手册。如果需要的话的，可以给我留言写一期博客。
举个栗子
/*************************************
//系统时钟初始化，外部8M晶振
//*************************************
void Clock_Init()
{
uchar i;
BCSCTL1&=~XT2OFF; //打开XT2振荡器
BCSCTL2|=SELM1+SELS; //MCLK为8MHZ，SMCLK为8MHZ
do{
IFG1&=~OFIFG; //清楚振荡器错误标志
for(i=0;i<100;i++)
_NOP();
}
while((IFG1&OFIFG)!=0); //如果标志位1，则继续循环等待
IFG1&=~OFIFG;
}
史海拾趣
|
1、输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离；两相邻层的布线要互相垂直，平行容易产生寄生耦合。 2、地线＞电源线＞信号线，通常信号线宽为：8mil～12mil；电源线为50mil～100mil。对数字电路 ...… 查看全部问答＞ |
|
EVC中是不是不支持settimer的SLIDER_TIMER参数？？ EVC中是不是不支持settimer的SLIDER_TIMER参数？？ mSliderTimer = SetTimer(SLIDER_TIMER, 100, NULL); 报错是：error C2065: \'SLIDER_TIMER\' : undeclared identifier… 查看全部问答＞ |
|
晚上回家测试波形是否正确, 软仿好向没问题了!整个算法一次耗时,4.125us,在10KHz的PWM时占用CPU资源4.125%,硬件是可能更长一点儿,晚上在报告.执行的算法: 模拟的角度发生器, 电压变化自补尝 &nbs ...… 查看全部问答＞ |
|
报名参与：『ADI实验室电路DIY大赛』正式启动！https://bbs.eeworld.com.cn/thread-293726-1-1.html ADI实验室电路品种繁多，涉及面很广，如何选择合适的DIY项目可能是件容易令人困扰的事，但深究起来，其实可玩性是很大的，从今天开始，我将陆续 ...… 查看全部问答＞ |
|
大家帮看看为什么DeviceIoControl访问OID_802_11_BSSID_LIST老是失败 如题，下面一段程序中，DeviceIoControl访问OID_802_11_BSSID_LIST老是失败（见下面红色），也就是说bResult一直等于0；为什么？请教牛人！！！可能的问题出现在哪？为什么第二个DeviceIoControl失败？#include \"stdafx.h\"#include <windows.h ...… 查看全部问答＞ |