2021年04月06日 | 什么叫串扰？了解示波器串扰分析解决方案

克服当今数字与无线设计中的串扰难题

设计工程师目前面临的最大难题之一是串扰会严重影响其设计的性能。如今，数据通信速度不断加快，而器件体积越来越小，电路密度越来越高，这使得多个高速信号彼此非常接近，因此器件中的串扰问题越来越突出。面对如此严峻的局面，工程师需要更好的工具和方法来分析和解决串扰问题。如果能够掌握更详细的串扰信息，那么工程师就可以做出重要决策，例如减少哪种串扰可以给设计带来改善并提高稳健性。

串扰的定义

串扰是一种失真，主要来自与数据码型无关的幅度干扰。由于耦合效应，一个干净的信号（我们称为“受扰信号”）可能受到“干扰”信号的串扰影响。干扰信号会使得受扰信号发生变形，并让受扰信号的眼图闭合。工程师希望信号是串扰极小或完全没有串扰的干净信号，如此才能获得张开的眼图，并进行准确无误的数据传输。如果受扰信号中存在串扰，那么这种干扰会导致眼图闭合，从而使得设计裕量变得很小甚至测量结果错误（图 1）。串扰还会降低受扰信号的垂直幅度和水平抖动性能，导致通信链路中的互操作性问题愈发严重。

图 1. 有串扰和没有串扰的受扰信号眼图。串扰会导致眼图闭合，从而降低设计裕量并可能造成设计的性能达不到技术指标。

串扰源

在工程师努力开发或改进器件设计的时候，了解可能产生串扰的干扰源对于他们来说非常重要。最常见的串扰源有两个，一个是传输线，另一个是电源（图 2）。

传输线可能影响器件设计中的串行数据线和电源，从而导致不同类型的眼图闭合。传输串行数据线上的电源干扰可能产生噪声和抖动。

图 2. 串扰的来源以及它们对受扰串行数据和电源的影响。

传输线串扰对受扰信号的影响

通过设计实例（例如使用 4 条 25 Gb/s 并行线路的 100G 标准，以及包含 100 个 SerDes 的 ASIC）可以看出，在面积更小的电路版上封装数量更多、数据速率更快的通道，都会导致设计中的串扰增加。

紧密相邻的电路元器件之间形成电磁干扰，可能导致传输线串扰。平行的传输线可能会因为电感和电容效应而引起串扰，使一个信号的能量传递到另一个信号。电容耦合电压会形成沿两个方向传播的电流，而电感耦合则形成只沿相反方向传播的电流。这两个电流合并在一起，会使得反向电流加强。反向电流向后传播，会影响到发射机，这被称为“近端”串扰（NEXT）。剩余的正向传播电流则会影响接收机，这被称为“远端”串扰（FEXT）。这些波形的幅度和形状各不相同（图 3）。

图 3. （右图）传输线之间串扰的电路模型。（左图）数据干扰信号对受扰信号的 NEXT 和 FEXT 影响。

近端串扰干扰信号向受扰信号的相反方向传播，并可能导致受扰信号的眼图发生“模糊”失真（图 4）。这是因为眼图中加入了干扰信号的边沿，其位置与受扰信号不同。

图 4. NEXT 串行干扰信号沿与受扰信号相反的方向传播。干扰信号的数据速率和码型与受扰信号互相抵消，导致眼图出现模糊。

远端串扰沿与受扰信号相同的方向传播。干扰信号的数据速率和码型可以与受扰信号相同。在这种情况下，由于干扰信号对受扰比特的相同边沿或位置产生影响，所以受扰信号的眼图会出现凸起（见下图 5）。

图 5. FEXT 串行干扰信号的传播方向与受扰信号相同。当干扰信号的数据速率和码型与受扰信号一致时，受扰信号的眼图会出现凸起。

传输线还可能对电源造成影响，因此开关网络中可能存在同步开关噪声（SSN）并且可能导致器件中的接地反弹和 Vcc 下降。电感由器件与电路板地面之间的电流滞后引起。当串行数据线切换状态以及电流流经电感并产生压降时，就会发生这种情况。同时切换的线路越多，电压下降得越大。这种效应导致传输线将噪声直接传递到器件接地，形成接地反弹。接地反弹可能会传播到器件内的其他电路，从而产生抖动并导致眼图闭合。如图 6 所示。

图 6. 串行干扰信号导致接地反弹，表现为电源受扰信号上的尖峰（黄色信号）。当去除串行干扰信号后，尖峰消失（红色信号）。

电源串扰对受扰信号的影响

电源引起的抖动（PSIJ）不仅会产生低频纹波，还会带来高频噪声。当电流经过锁相环时，噪声会转化为抖动，导致串行数据受扰信号的眼图横向闭合（图 7）。

图 7. 电源噪声引起的水平眼图闭合。

电压相关幅度噪声（VDAN）会添加来自参考电压平面的噪声，这也会影响串行数据受扰信号。逻辑 0 通常与接地有关，而逻辑 1 则与 Vcc 有关，因此接地或 Vcc 上的任何噪声都会给逻辑 1 或逻辑 0 造成影响。下面的示例显示了逻辑高电平和 Vcc 干扰信号以及逻辑低电平信号的波形。逻辑高电平和 Vcc 干扰信号具有相似的幅度斜坡，这样有可能产生串扰并影响到串行数据。在此例中，逻辑低电平不像逻辑高电平那样受到影响，因此眼图具有较厚的高电平，可以看到水平和垂直的眼图闭合（图 8 右下）。

图 8. （上图）逻辑高电平和 Vcc 干扰信号具有相似的幅度斜坡。（下图）Vcc 干扰信号使逻辑高电平受扰信号的眼图呈现较厚的高电平。

串扰分析解决方案和难题

根据器件设计的不同，工程师会采用不同的方法来识别串扰源并减少或消除它们的影响。

– 隔离电路 — 多年以来，工程师们通过选择性地禁用某些通道，同时启用其他通道并比较眼图结果来测量数字通信系统中的串扰。他们必须在特殊的测试模式下测量系统中的串扰效应。这种方法并不是最理想的，因为它无法反映出当设计在部分运行模式下的真实性能，而且许多时候，设计也无法以这种不常见的模式运行。如果设计展示的是闭合眼图，工程师可能无法确定究竟是哪个电路导致了串扰，也无法消除这一串扰。此外，如果是多个串行干扰信号的串扰导致眼图闭合，那么可能需要花费大量时间来逐一确定串扰的不同来源和幅度（图 9）。

图 9. 打开和关闭干扰信号以确定其对受扰信号的影响。

– 串行数据线仿真 — 矢量网络分析仪（VNA）可用于表征串行数据线或 S 参数模型之间的串扰。然后，可以使用配有软件工具的示波器和获得的 S 参数模来仿真通过受扰信号的波形失真。例如，如果对三个信号进行测量，其中第一个是受扰信号，第二个和第三个信号是干扰信号（图 10）。可以应用 S 参数来确定第二个和第三个信号中有多少内容是影响第一个受扰信号的串扰分量。结合使用这三个信号，可以仿真第一个受扰信号的眼图张开。这个方法只能在仿真期间使用，并且需要知道串扰源。如果想要找到设计中真正的串扰源，或者是消除串扰以确定裕量改善的话，这种方法没有太大作用。

图 10. 打开和关闭干扰信号以确定其对受扰信号的影响。

– 电源仿真 — 与仿真串行数据线相比，使用仿真表征电源没那么简单。这是因为电源噪声会导致受扰信号出现非线性失真。VNA 不能用于表征电源串扰，因为电源串扰与受扰信号呈非线性传递关系。

– 无法访问的干扰信号 — 在某些情况下，设计中产生的串扰是无法进行探测和仿真的，甚至无法确定其真正来源。例如，当集成电路内发生串扰时，高速串行数据输出是唯一可探测的信号。另一个例子是高密度背板连接器和开关，它们也非常容易受到串扰的影响。在这些区域精确定位或隔离串扰源非常困难，因为几乎不可能对单个信号进行探测。

– 关联测量 — 同步测量受扰信号和干扰信号对于分析串扰对受扰信号的影响十分必要。示波器可以同时捕获这两种信号。工程师必须小心操作，避免在信号之间造成不想要的时间偏差。串扰传播时延、信号接入点和探头电缆的差异都可能导致时间偏差。

– 工程师应当选择理想的接入点（或探测点），尽量减少测试仪器接触对信号造成的影响。建议根据分析对象是串行数据信号、电源干扰信号还是电源受扰信号来选择不同的接入点。以下是为获得最佳信号表征而推荐的探头位置：

– 串行数据串扰

– 受扰信号：探头靠近接收机进行探测，以便查看接收时的信号

– 干扰信号：探头靠近可疑的串扰发射机进行探测，以查看最突出的干扰信号

– 多个受扰信号和干扰信号：探头靠近接收机进行探测

– 电源干扰信号

– 受扰信号：探头靠近接收机进行探测

– 干扰信号：沿着与产生可疑干扰信号的电源引脚电压相同的节点进行探测

– 电源受扰信号

– 受扰信号：沿着观察到串扰失真的相同电压节点进行探测

– 干扰信号：探头靠近可疑发射机进行探测，以查看最突出的干扰信号

考虑到工程师现在所拥有的串扰分析能力以及他们真正需要的功能，对设计进行串扰分析的理想解决方案应该是首先采用更简单的方法识别串扰源并确定哪些信号与受扰信号产生了耦合。然后，工程师要能够量化每个干扰源引起的误差量，并仿真没有干扰信号影响时的信号，以确定可能的改进裕量和合格能力。这些关键的串扰分析能力将帮助工程师确定花时间改善哪些方面可以减少或消除特定的干扰源，从而成功改进最终的器件设计。

示波器串扰分析解决方案

是德科技提供了理想的解决方案，通过结合使用 N8833A/B 或 D9020ASIA（包含串扰分析功能，适用于 UXR 系列示波器）串扰分析应用软件、Keysight Infiniium V 系列、Z 系列及 UXR 系列或 90000 系列示波器来克服串扰分析难题。信号中的非周期性有界不相关抖动（ABUJ）可能是由相邻信号或电源的串扰所导致。对受扰信号和干扰信号执行串扰分析有助于确定串扰源。这个串扰分析应用软件可以显示输入信号，消除码间干扰（ISI），找出串扰效应，并显示消除了串扰之后的受扰信号，以便工程师对消除了串扰的信号进行测量或执行实时眼图分析，查看串扰对信号裕量的影响。该应用软件可以检测并量化存在的串扰，还可以确定哪些干扰源是造成串扰的主要因素。这使得工程师能够确定干扰信号对受扰信号的影响程度。N8833A/B 与D9020ASIA 可以消除受扰信号中的串扰内容，从而提供原始波形与干净波形的直观比较。工程师可以对获得的干净波形进行测量，以便确定可以恢复的裕量。使用这种手段可确定在消除了特定问题信号的串扰之后，该信号是否能够达到技术指标（图 11）。

图 11. 查看消除了干扰信号后的受扰信号，以确定裕量的改善程度。

N8833A/B与 D9020ASIA 串扰应用软件不仅能够识别串扰，还可以帮助工程师确定消除哪些串扰源对设计最为有利。它使工程师能够迅速决定在哪些方面投入精力（时间和成本）来改善信号，从而节省大量的串扰调试时间和精力。

无需仿真模型或输入。将探头连接到信号点并选择受扰信号的类型，这个信号可以是电源信号、零数据信号或是其他信号。接下来，选择干扰源的数量（最多 3 个信号）和干扰源类型。有了这些输入后，该应用软件会执行分析并报告每个干扰源的串扰量，并返回一个消除了串扰的波形以便进行其他分析。

下面的图 12 使用N8833A/B 串扰应用软件显示了一个有近端串行数据干扰源（绿色波形）的受扰信号眼图（黄色波形）示例，。您可以看到（图 12 左下）有串扰的受扰信号的最终眼宽（119.81 ps）和眼高（123.8 mv）。

图 12. 查看具有串扰的受扰信号的眼宽和眼高。

在 N8833A/B 串扰应用软件中，只需选择分析 -> 串扰，然后选中“启用”，短短 15 秒内您就可以将受扰信号眼图（黄色波形）与去除了干扰源的眼图（红色波形）进行比较。图 13 还显示了改进的眼宽（116.88 ps）和眼高（130.9 mv）。

图 13. 查看具有串扰的受扰信号的眼宽和眼高，并与没有串扰的信号进行比较。

消除串扰后得到的波形可以与示波器提供的其他分析功能结合使用，如眼图、抖动分解、去嵌入和嵌入、均衡和模板测试。波形也可以保存下来并在仿真环境中使用。

总结

Keysight N8833A/B 串扰应用软件及 D9020ASIS 串扰分析功能通过识别、量化和消除器件设计中的串扰，助力工程师克服当今的串扰分析难题。这款工具使得工程师能够比以往更快、更准确地解决串扰问题。他们能很快地确定在消除串扰之后可以从信号中恢复的裕量，从而进行设计变更之前做出重要的设计决策，节省时间和成本。