2021年12月07日 | 第十八章：Android LCD(四)：LCD驱动调试篇

关键词：android LCD TFTSN75LVDS83B  TTL-LVDS LCD电压背光电压
平台信息:
内核：linux2.6/linux3.0
系统：android/android4.0 
平台：samsung exynos 4210、exynos 4412 、exynos 5250

这篇我们以一个实例来说明,Samsung Exynos4412搭配TTL转LVDS芯片SN75LVDS83B、LVDS接口LCD为例说明。从硬件接口、驱动配置、背光PWM调节三部分说明。

一、LCD接口原理以及硬件电路
Samsung Exynos4412、SN75LVDS83B、LVDS接口LCD（24bit）为例说明，三者的关系如下：

如上图所示，我们在应用中我，主控（Exynos4412）输出RGB信号到TFT-LCD大体经过三部分：
（1）、标号1部分，主控（Exynos4412）输出TTL信号；
（2）、标号2部分，TTL（RGB）-LVDS转换芯片SN75LVDS83B,把ＴＴＬ信号转换成LVDS信号，传输到显示器的LVDS接收端；这部分有SN75LVDS83B编码芯片自动完成，所以我们不需要程序控制；
（3）、标号3部分，分两个小部分，LVDS转换成TTL，TFT-LCD显示部分；我们前面说过，TFT-LCD其实只识别TTL信号，所以要有一个转换的过程，先把LVDS信号转换、解码成TTL信号，在TFT-LCD上显示。

有上面的过程，其实我们关心调试的部分只有标号1部分到标号2部分，后面标号2到标号3的部分是自动完成的，不需要我们程序上控制，把标号2部分、标号3部分合并：

标号二部分可以理解为一个TTL（RGB）接口的LCD,如下图所示，标号一部分就是主控信号输出端，简化图如下所示:

其实最简单的做法就是找个TTL接口的TFT-LCD，这样直接接上就可以。下面我们看下硬件上的电路连接：这个和我们上篇用的相同。

有上面图可以看出：硬件连接

上面可分为几部分，电路连接部分分析：

（1）、TTL数据部分
这张图有木有烂掉呀，哈哈，就是这些数据了。还有有木有想起来摄像头的数据（ITU接口）也是这样的？？其实视频这种信号的原理是通用的，所以LCD通了，摄像头也就知道怎么回事了。

（2）、PWM背光调节
 PWM其实也是芯片的一个功能模块，看到他的管脚就是一个复用脚XpwmTOUT1/LCD_PWM/GPD0_1。上一篇我们粗略的了解了PWM，就是用到这里。但是有一个疑问，PWM是调节背光电压的，背光电压一般都是12V以上的，我们PWM只有0-3V的样子，Exynos4412的IO只有1.8V。怎么调节电压？？？

其实这个PWM只是给LCD上PWM控制部分，真正的电压还是通过LCD控制板上的电路实现。

（ 3 ）、 LED 背光、 LCD 电压控制a 、背光：LED+
我们可以看到这个升压电路，通过 SY7208 把 VBATT 升压到 18V ，供给 LED 背光。 SY7208 最大升压 26V 。这个电压是提供给我们前面讲的背光的，也就是 CCFL 灯管或者 LED 背光组的电压。

b、LCD电压
这个电压也就是给你我们TFT阵列组用的，控制LCD液晶元素。
这部分电路分析完成，我们就有比较清晰的思路出，要一个LCD工作，要完成两部分内容：LCD上电控制，背光、LCD电压；信号输出。

二、LCD 驱动部分调试
 LCD这部分，像上篇我们说的frambuffer这些部分一般平台都是可以用的，除非你是芯片厂的要写这部分。一般公司拿到的demo板子这部分都是通的，只是针对自己的lCD换一些参数。

下面我们针对三星平台我们调试LCD的时时候程序方面的改动：
1、屏参数的配置
/kernel/drivers/video/Samsung/s3cfb_wa101s.c

1. static struct s3cfb_lcd wa101 = {  

2.       

3.     .width  = 1280,//LCD 分辨率宽1280  

4.     .height = 800, //LCD 分辨率高 800  

5.     .bpp    = 24,//CLD 数据位 24bit  

6.     .freq   = 60,//LCD 像素时钟 60MHz  

7.     .timing = {//LCD porch无效值  

8.         .h_fp   = 70,  

9.         .h_bp   = 70,  

10.         .h_sw   = 20,  

11.       

12.         .v_fp   = 10,  

13.         .v_fpe  = 0,  

14.         .v_bp   = 10,  

15.         .v_bpe  = 0,  

16.         .v_sw   = 3,  

17.     },  

18.   

19.     .polarity = {//时钟、行场的极性；  

20.         .rise_vclk  = 1,  

21.         .inv_hsync  = 1,  

22.         .inv_vsync  = 1,  

23.         .inv_vden   = 0,  

24.     },  

25. };  

26. /* name should be fixed as 's3cfb_set_lcd_info' */  

27. void s3cfb_set_lcd_info(struct s3cfb_global *ctrl)//初始化结构体  

28. {  

29.     wa101.init_ldi = NULL;  

30.     ctrl->lcd = &wa101;  

31. #endif  

32. }  

还能想起上一篇的如何阅读规格书中的那些参数不，把这些填入就可以。

2、数据管脚初始化

kernel/arch/arm/mach-exynos/setup-fb-s5p.c

1. void s3cfb_cfg_gpio(struct platform_device *pdev)  

2. {  

3.     s3cfb_gpio_setup_24bpp(EXYNOS4_GPF0(0), 8, S3C_GPIO_SFN(2), S5P_GPIO_DRVSTR_LV4);  

4.     s3cfb_gpio_setup_24bpp(EXYNOS4_GPF1(0), 8, S3C_GPIO_SFN(2), S5P_GPIO_DRVSTR_LV4);  

5.     s3cfb_gpio_setup_24bpp(EXYNOS4_GPF2(0), 8, S3C_GPIO_SFN(2), S5P_GPIO_DRVSTR_LV4);  

6.     s3cfb_gpio_setup_24bpp(EXYNOS4_GPF3(0), 4, S3C_GPIO_SFN(2), S5P_GPIO_DRVSTR_LV4);  

7. }  

LCD  数据脚初始化，驱动能力设为最高 S5P_GPIO_DRVSTR_LV4 ；管脚驱动能力， S5P_GPIO_DRVSTR_LV1-4 四个等级选择。3、 时钟控制部分
kernel/arch/arm/mach-exynos/setup-fb-s5p.c

1. int s3cfb_clk_on(struct platform_device *pdev, struct clk **s3cfb_clk)  

2. {  

3.     struct clk *sclk = NULL;  

4.     struct clk *mout_mpll = NULL;  

5.     struct clk *lcd_clk = NULL;  

6.   

7.     u32 rate = 0;  

8.     int ret = 0;  

9.   

10.     lcd_clk = clk_get(&pdev->dev, "lcd");  

11.     if (IS_ERR(lcd_clk)) {  

12.         dev_err(&pdev->dev, "failed to get operation clk for fimdn");  

13.         goto err_clk0;  

14.     }  

15.   

16.     ret = clk_enable(lcd_clk);  

17.     if (ret < 0) {  

18.         dev_err(&pdev->dev, "failed to clk_enable of lcd clk for fimdn");  

19.         goto err_clk0;  

20.     }  

21.     clk_put(lcd_clk);  

22.   

23.     sclk = clk_get(&pdev->dev, "sclk_fimd");  

24.     if (IS_ERR(sclk)) {  

25.         dev_err(&pdev->dev, "failed to get sclk for fimdn");  

26.         goto err_clk1;  

27.     }  

28.   

29.     if (soc_is_exynos4210())  

30.         mout_mpll = clk_get(&pdev->dev, "mout_mpll");  

31.     else  

32.         mout_mpll = clk_get(&pdev->dev, "mout_mpll_user");  

33.   

34.     if (IS_ERR(mout_mpll)) {  

35.         dev_err(&pdev->dev, "failed to get mout_mpll for fimdn");  

36.         goto err_clk2;  

37.     }  

38.   

39.     ret = clk_set_parent(sclk, mout_mpll);  

40.     if (ret < 0) {  

41.         dev_err(&pdev->dev, "failed to clk_set_parent for fimdn");  

42.         goto err_clk2;  

43.     }  

44.   

45.     if ((soc_is_exynos4412()) && (samsung_rev() >= EXYNOS4412_REV_2_0))  

46.         ret = clk_set_rate(sclk, 880000000);  

47.     else  

48.         ret = clk_set_rate(sclk, 800000000);  

49.     if (ret < 0) {  

50.         dev_err(&pdev->dev, "failed to clk_set_rate of sclk for fimdn");  

51.         goto err_clk2;  

52.     }  

53.     dev_dbg(&pdev->dev, "set fimd sclk rate to %dn", rate);  

54.   

55.     clk_put(mout_mpll);  

56.   

57.     ret = clk_enable(sclk);  

58.     if (ret < 0) {  

59.         dev_err(&pdev->dev, "failed to clk_enable of sclk for fimdn");  

60.         goto err_clk2;  

61.     }  

62.   

63.     *s3cfb_clk = sclk;  

64.   

65.     return 0;  

66.   

67. err_clk2:  

68.     clk_put(mout_mpll);  

69. err_clk1:  

70.     clk_put(sclk);  

71. err_clk0:  

72.     clk_put(lcd_clk);  

73.