发布时间：2017-01-07

为使用更更高的波特率，则需要更更高的外设时钟的频率。这个时候就需要用到锁相环（PLL）了。锁相环可以对输入的时钟进行分频、升频后进行输出。MCK可以使用的锁相环为PLLA，而PLLA的输入时钟为MAINCK。 本节将配置MCK频率为120 MHz，UART波特率为115200 Hz。 一、 PLLA的限制 使用PLLA时需要考虑到它的限制，不然配置失败了也不好找原因。 ...

发布时间：2011-12-20

传统 I2S—为何要包括系统时钟？ 过去，我们在讨论音频话题时，偶尔会提及 I2S。我在以前的一些文章中提到过 I2S，其他人在做音频研究时也都会提到它。简而言之，它是一种将立体声数据从一端传输至另一端的同步方法。 大多数人认为 I2S 有三种信号： 1. 数据：输入或者输出数据 2. 位时钟 (Bitclock，BCK)：确立数据流中两个相邻位之间...