[讨论] 怎样把VHDL或VERILOG 模块制作成IP 软核?

eeleader   2010-5-6 09:29 楼主
自己用Verilog编了一个程序,现在想将其制作成IP核。
一个为理想不懈前进的人,一个永不言败人! http://shop57496282.taobao.com/ 欢迎光临网上店铺!

回复评论 (6)

我也想知道,我先去搜一下看有没有。
有目的的学习是最有效的学习!
点赞  2010-5-6 09:38
帮顶,望听佳解
点赞  2010-5-6 09:39
期待精彩的回答!
点赞  2010-6-6 10:20
这个我也想知道
学习
点赞  2010-6-6 10:56
dsadadadad
点赞  2010-6-6 11:06
这个我也想知道,帮顶···
学习
点赞  2010-7-17 08:25
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复