[资料分享] 【FPGA 小技巧】SKEW 的含义

eeleader   2010-6-28 18:32 楼主

下面逻辑中,数据时延很小最大(3.6ns)如果时钟歪斜较小,该逻辑可以跑200MHZ以上。 由于存在时钟歪斜计算速度时要考虑时钟歪斜的影响,Flop B 到 Flop C的实际延时 3.3+12.1-3.6=11.8ns,在100MHZ就不能工作 计算速度要考虑时钟歪斜的影响使用全家时钟,可以减少时钟歪斜;

注意:SKEW: 时钟歪斜!!!!!!!!!!!!!!!!!!!!!!1

5.bmp

 

上面的时钟歪斜(skew) 3.0 , 12.1 3.6 ns

一个为理想不懈前进的人,一个永不言败人! http://shop57496282.taobao.com/ 欢迎光临网上店铺!

回复评论

暂无评论,赶紧抢沙发吧
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复