本人菜鸟一枚，最近在学习FPGA以太网数据收发，在CRC校验上遇到些问题请大神指教
1.在网上找到了一些CRC-32 的校验码生成verilog程序，发送方可以成功生成对应的CRC校验码，但是接收方如果对含CRC校验码的数据按照发送方的程序进行计算却并不能得到全零结果。这样的话那我该如何在数据接收方进行CRC校验？如果将数据除去CRC部分进行新CRC校验码生成再与原来的CRC部分比较未免太过复杂，而且按照CRC的原理应该是直接将完整数据进行CRC计算看是否得出全零来判断的啊？
2.其次，在通过ila核查看输入的以太网帧数据时，发现数据的CRC部分与实际计算得出的是高低位相反的，这又是为什么呢？
CRC-32计算的代码图片如下，请各位大神相助！
引用: 郝旭帅 发表于 2020-7-30 13:16 以太网校验结果本身就不是全零，应该是一个固定的系数值，你好好理解一下。
我理解的接收方CRC校验是将接收到的新帧采用“模2除法"除以选定的除数（如CRC-32的标准）。
- 若余数R = 0，则判定这个帧没有错，接受。
- 若余数R ！= 0，则判定这个帧有差错。
请问这样理解是不是对的呢？刚学这个，可能有些原理不太清楚。
引用: jieye2599 发表于 2020-8-5 17:21 在调flash控制器时用过crc校验，就是发送方按照校验码公式进行位运算并发送校验码，接收方按照同样的方式计 ...
嗯嗯，目前我也是提取出以太网帧的CRC校验码，再和重新计算得到的相比较，虽然实现功能，但是耗时有点长。
引用: 郝旭帅 发表于 2020-8-3 18:27 这个理解只是最简单的校验方法，在以太网中，是把此方法做了改进。你可以百度看看。
好的，我再去查查
京公网安备 11010802033920号
