[讨论] ise配置FPGA失败

不足论   2016-7-13 23:57 楼主
QQ截图20160713235134.jpg QQ截图20160713235224.jpg
万能的eeworld网友,我现在在用ISE做一个实验,很简单的实验,就是点亮LED,然后用CDC查看LED的波形即可。但是出了很多问题,虽然解决了很多,但是,现在有一个问题解决不了,就是图中所示,FPGA配置失败的问题,bit文件已经生成,可是不能正确下进行,该板子也是官方的板子,应该没什么问题,所以,我更倾向于是我哪里没做好,所以,希望大家能够给我指点一下。
给ISE整得好惨要不是项目需要,我都不想碰Xilinx的东西了

回复评论 (7)

http://www.xilinx.com/support/answers/19337.html
找到一些资料,但是还是好复杂的说,艹!!!
点赞  2016-7-14 00:04
不足论,你好

Xilinx的Chipscope 我们一直用啊,感觉挺好啊。
你要是能把操作挨个截个图,应该能看出点东西。

最近工作定下来了哈,恭喜!!
在忙什么项目啊。
MicroPython中文社区https://micropython.org.cn/forum/  
点赞  2016-7-14 21:44
引用: 5525 发表于 2016-7-14 21:44
不足论,你好

Xilinx的Chipscope 我们一直用啊,感觉挺好啊。
你要是能把操作挨个截个图,应该能看出点 ...

公司已经定了,过几天就报道了,现在不是忙什么项目,后面项目可能需要使用到Xilinx的ISE,现在在进行一些实战学习。我虽然对赛灵思的vivado还算比较熟悉,也有过项目经历,但是ISE使用起来还是出现了很多的不顺。现在还在积极学习中
点赞  2016-7-17 21:03
楼主,你没问题的。

时间也不是很充裕啊,不过你肯定没关系的。
下面体验下即可

  手头有ISE,有个license,有个板子,
  跑完LED 和DIPSW,调个DCM 和 RAM,
  写个UCF,定个LOCATION和TIMING
MicroPython中文社区https://micropython.org.cn/forum/  
点赞  2016-7-17 21:06
引用: 5525 发表于 2016-7-17 21:06
楼主,你没问题的。

时间也不是很充裕啊,不过你肯定没关系的。
下面体验下即可

  手头有ISE,有个l ...

大道理我也懂,有license的ISE,有ISE库的modelsim,跑个LED,再调个常用的IP,比如PLL、RAM和FIFO,能写物理约束和时序约束,并能查看时序报表,用chipscope看看,基本完事了。
点赞  2016-7-18 21:52
你说 是大道理也好,我们正常 拿到新的东西,都是这么干的

我觉得技术上 不要担心,你必然OK的。
现在 趁有空, 锻炼好圣体,培养好习惯,整理下自己的开发流程, 会比较有用
MicroPython中文社区https://micropython.org.cn/forum/  
点赞  2016-7-18 21:59
引用: 5525 发表于 2016-7-18 21:59
你说 是大道理也好,我们正常 拿到新的东西,都是这么干的

我觉得技术上 不要担心,你必然OK的。
现在  ...

嗯嗯谢谢提醒
点赞  2016-7-18 22:07
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复