周立功 verilog
共5课时 1小时31分51秒秒
简介
本教程主要介绍了Verilog HDL 基本语法,如:常用Verilogy语法:模块的结构、数据类型、运算符与表达式、赋值语句和块语句、条件语句、循环语句、生成语句、结构说明、任务和函数说明语句、常用的系统任务、调试用的系统任务、常用编译预处理语句等,由广州周立功单片机科技有限公司录制。
讲师
老白菜
热门下载
[资料]-JIS B8350-2-2003 Hydraulic fluid power-Test code for determination of airborne noise levels-Par
[资料]-JIS F7203-1998 Shipbuilding-Bilge mud boxes for machinery spaces and tunnels-General design cha
热门帖子