本课程是信息与电子工程及相关计算机专业的专业基础课，课程包括处理器RISC-V指令集、寻址模式、数据类型、汇编语言，处理器微结构、控制器和流水线，存储系统、高速缓存、虚拟存储，多处理器和并行技术，系统设计性能评估及软硬件协同设计方法等。

本课程可以和线下教学进行结合，为学生提供复习、答疑和自我评价的线上平台，进一步对课堂上所学内容进行巩固和拓展，加强学生和教师之间在课堂以外的交流；也作为高等院校信息工程和计算机相关专业的本科生学习“计算机组成与设计”、“计算机系统结构”等课程的在线学习资源；并可供与计算机相关的专业人士和高校的相关任课教师学习参考。

本课程基于RISC-V指令集架构进行解读教学，在掌握传统的计算机组成知识的同时，也能学习了解指令集与系统架构设计方法。

• 课时1：课程介绍视频 (11分33秒)
• 课时2：算术指令 (14分25秒)
• 课时3：访存指令 (11分23秒)
• 课时4：条件判断分支转移指令 (8分34秒)
• 课时5：逻辑运算指令 (7分16秒)
• 课时6：函数调用 (10分18秒)
• 课时7：栈的使用 (14分13秒)
• 课时8：R型指令 (12分11秒)
• 课时9：I型指令和S型指令 (11分32秒)
• 课时10：B型指令和U型指令 (13分7秒)
• 课时11：J型指令 (10分37秒)
• 课时12：数据通路的基本单元模块 (13分23秒)
• 课时13：R型指令和I型算术指令视频 (12分16秒)
• 课时14：I型访存指令和S型指令 (12分34秒)
• 课时15：B型指令、I型JALR指令、J型指令、U型指令 (14分49秒)
• 课时16：控制信号、关键路径 (14分59秒)
• 课时17：控制器实现 (6分31秒)
• 课时18：处理器性能 (14分21秒)
• 课时19：流水线设计与结构冒险 (10分4秒)
• 课时20：数据冒险 (10分33秒)
• 课时21：控制冒险以及超标量处理器 (16分41秒)
• 课时22：存储器层次结构 (11分30秒)
• 课时23：直接映射高速缓存 (16分12秒)
• 课时24：访问与缺失 (16分54秒)
• 课时25：高速缓存设计优化 (18分30秒)
• 课时26：操作系统和虚拟存储 (12分36秒)
• 课时27：页表 (15分14秒)
• 课时28：地址变换高速缓存I (15分59秒)
• 课时29：地址变换高速缓存II (6分37秒)
• 课时30：单指令流多数据流 (13分6秒)
• 课时31：多指令多数据流 (13分50秒)
• 课时32：线程级并行编程 (16分15秒)
• 课时33：硬件同步 (9分51秒)
• 课时34：共享内存多处理器 (11分54秒)

展开↓