【中文讲解】Vivado UltraFast 设计方法
共1课时 51分15秒秒
简介
这个培训将会深度介绍适于Xilinx可编程门阵列的HDL代码风格, 产生和验证时序约束的正确方法, 和如何利用分析和布局规划工具分配时钟和管脚,产生物理约束以达到最大设计性能. 对于初次从事FPGA设计或使用Vivado软件的工程师, 我们推荐观看这个录像.
讲师
EE资深网友
猜你喜欢
热门下载
热门帖子