如下的一段代码:intiMin,iMax;CProgressCtrl*p=(CProgressCtrl*)GetDlgItem(IDC_PROGRESS_TEST);p-SetRange(1000,5000);p-GetRange(iMin,iMax);//这里本来应该返回iMin=1000,iMax=5000的,但是实际这里却返回iMax=9,iMin=327681000,难道微软犯了低级错误????其中IDC_PROGRESS_

情况是这样子的：使用Quartus调用modelsim进行仿真，选择gate-level仿真结果是正确的，但是使用RTL却是错的。其中调用了Altera提供的ROM的IP，RTL仿真的时候可以看到ROM的地址线上数据是正常的（递增），但是得到的数据都是0，规律是RAM中连续存有一串负值，只要是负值的全部读出来为0。PS：modelsim使用的是AE版本，库都是预编译的应该不需要再编译。难道是库的原因吗，还请大侠指导下。modelsim进行RTL级仿真错误，Gate-le

期待中的澎峰Artix7FPGA开发套件很快就被快递小哥送到了，打开简易的包装盒，其内是组成开发套件的4个组成部分，见图1所示。在开发板的背面，也是有器件的，且提供了外部扩展的高速接口，见图2所示。图1开发套件图2开发板背面开发板是由稳压电源来供电的，而调试工具则是靠USB线来供电的。但其实开发板上的电源配置要更为复杂，所提供的电压等级有：5V电源输入、3.3V输出、1.8V输出、1.5V

原帖发布于沁恒公司论坛上，点击此处跳转进入。本文主要介绍使用ISD51对CH55x单片机的仿真方法，并给出简单操作例程。此内容由EEWORLD论坛网友REMY原创，如需转载或用于商业用途需征得作者同意并注明出处优点无需硬件电路需求；可以存在于最终产品中，ISD51免费使用；串口可继续用于通信，或printf()打印调试。缺点使用软件断点程序运行速度相对较慢；若其他和ISD51系统中

跟夏老师学FPGA（1）为什么verilog能支持大型设计支持！听说夏老师的很好！好讲义！提个问题，夏老师有没有关于VHDL的讲义也分享一下，让我们提高一点verilog能支持大型设计verilog能支持大型设计看看是不是经典难得的视频教程！蛮经典的课程听说过这个夏老师，这次是真的听了下，不过就是视频太少了点点了半天还是看不了。

单片机arm的外部晶振频率选择的依据是什么，只是单单就根据速度和稳定性选择就可以了吗？具体点谢谢单片机arm的外部晶振频率选择的依据是什么谢谢频率越高，精度越大，当然在你芯片的范围之内。但是具体应用还是要看你的系统，不能笼统地判断第一是它必须在允许的频率范围内第二是它需要满足特殊应用的要求第三是尽量低,减少电源需求,减少电磁辐射cbyibbyGreat_Bug多谢啦~~