《可编程ASIC设计》课程是针对现场可编程门阵列（FPGA）器件设计方法开发的实践类课程。随着集成电路的发展，可编程ASIC设计成为数字电路系统和数字信号处理类实验和实践课程的必要手段。课程学习以国内外流行的DE系列主板开发为主线，讲授FPGA的内部资源结构，开展Verilog HDL语言的学习，利用QuartusII等EDA软件开展数字逻辑电路、信号处理和SOPC系统设计案例学习。

    课程注重电路设计实践和理论结合。以实例为学习中心，手把手教你学习硬件描述语言和FPGA设计开发技巧，SOPC数字系统和硬件加速的开发方法，增强创新设计、实践应用的能力。

• 课时1：集成电路和可编程ASIC (10分25秒)
• 课时2：认识可编程ASIC (9分40秒)
• 课时3：FPGA的资源 (9分45秒)
• 课时4：DE2开发板上的FPGA (10分54秒)
• 课时5：DE2开发板资源 (11分40秒)
• 课时6：EDA设计工具（一） (14分37秒)
• 课时7：EDA设计工具（二） (11分47秒)
• 课时8：FPGA的设置和下载 (16分35秒)
• 课时9：VerilogHDL语法（一） (11分57秒)
• 课时10：VerilogHDL语法（二） (10分29秒)
• 课时11：verilog HDL建模实例 (11分31秒)
• 课时12：FPGA的仿真方法 (8分25秒)
• 课时13：FPGA下载验证 (7分32秒)
• 课时14：逻辑分析仪设计 (12分18秒)
• 课时15：逻辑分析仪高级设置 (12分30秒)
• 课时16：实验部分 (35分13秒)
• 课时17：时序分析基础 (14分6秒)
• 课时18：时序分析实验 (15分30秒)
• 课时19：有限状态机的设计1 (13分38秒)
• 课时20：有限状态机的设计2 (9分26秒)
• 课时21：状态机实验 (8分37秒)
• 课时22：实验结果 (21秒)
• 课时23：DSPBuilder设计流程 (9分38秒)
• 课时24：如何完成simulink中建模 (17分3秒)
• 课时25：设计模型在FPGA上实现 (12分16秒)
• 课时26：FIR滤波器的项目 (14分38秒)
• 课时27：NiosII软核处理器 (10分19秒)
• 课时28：NiosII处理器系统案例 (15分10秒)
• 课时29：HPS介绍 (9分53秒)
• 课时30：HPS设计过程 (9分59秒)
• 课时31：Opencl的开发流程 (10分3秒)
• 课时32：认识openCL加速图像处理算法过程 (10分49秒)

展开↓