大学堂
我的
潘文明至简设计法系列教程高效的verilog设计模板

共2课时 34分48秒秒

简介

多用模板有利于我们节省时间。明德扬的模板,包含了至简设计法的计数器、状态机、FIFO和模块结构等,这些是RTL代码最常见的部分。使用这些模板的时候,工程师只需按顺序填空,就能快速地进行设计,可节省大量时间。

讲师

xuehua_12

章节

展开↓
热门帖子
马上学习