这段时间一直在用stm32f4，先把我的板子放出来秀一秀，去年12月做了第一版的板子，详见：http://bbs.eeworld.com.cn/thread-313004-1-1.html由于F4的芯片比较贵，我把它做成底板+核心板模式的，由于STM32F1，F2，F4系列芯片的引脚基本兼容，核心板可以同时三个系列的芯片，在第一个版本的板子上，由于没有细看芯片手册，导致板子出现一个bug，不能同时兼容三个系列的芯片。在同一个板子上同时兼容STM32F1、F2、F4三个系列的设计方法，

PCB拼板的注意事项，，，，大家可以一起来讨论啊，下面先罗列出10条需要注意的，欢迎大家指正：1、PCB拼板的外框（夹持边）应采用闭环设计，确保PCB拼板固定在夹具上以后不会变形；2、PCB拼板宽度≤260mm（SIEMENS线）或≤300mm（FUJI线）；如果需要自动点胶，PCB拼板宽度×长度≤125mm×180mm；3、PCB拼板外形尽量接近正方形，推荐采用2×2、3×3、……拼板；但不要拼成阴阳板；4、小板之间的中心距控制在75

AD9680是一款双14位、速度1GSPS的ADC转换器，本器件具有片上缓冲器，以及采样保持电路，它的低功耗、小封装设计，给应用带来很大的方便。此器件可以对高至2GHz的模拟信号采样。具有宽频带、高采样率，非常好的线性特性，以及低功耗等。内部框图：主要特点：1、宽带-----高至2GHz的模拟带宽2、可缓冲输入及可编程输入端3、四个十倍频程滤波器以及数字控制振荡器支持多频段接收器的应用。4、灵活串行控制--SPI5、可编程快速过采样检测

VerilogHDL语言中存在两种赋值语言：●非阻塞型赋值语句●阻塞型赋值语句1.非阻塞型语句以赋值操作符“=”来标识的赋值操作称为“非阻塞型过程赋值（NonblockingAssignment）”。非阻塞型过程赋值语句的特点是：（1）在begin-end串行语句块中，一条非阻塞过程语句的执行不会阻塞下一条语句的执行，也就是说在本条非阻塞型过程赋值语句对应的赋值操作执行完之前，下一条语句也可以开始执行。（2）仿真过程在遇到非阻塞型过程赋值语

喜欢SoC的小伙伴儿们，你们是不是早就期盼着拿到评估板伸手一试了？EEworld懂你们！Altera携手EEworld带你们开启一段深入体验CycloneV系列SoC的旅程，现在你们需要做的就是拿出几分钟，提交申请，不论你是SoC老手，还是有志向SoC阵营发展的其他电子工程师，都是有机会试用到开发板的！点击此处了解活动详情活动时间：2014年11月18——2015年4月30号当然了，在体验旅程中表现好的“驴友”们，奖励是必须滴，奖品阵

一直就知道TI有免费的样片可以申请，大学的时候用过不少，出来工作后，没有这个习惯，另外，以前的公共邮箱现在已经是不支持，所以一直也就看看。上周看到论坛有活动，老婆和小孩外出了，一个人闲着，一时心血来潮，就到TI上去尝试申请，原来的帐号还是可以登录的，就是到了申请样片的时候，就提示不能通过，具体说什么，英语水平有限，翻译不过来。于是让同事给我开了一个公司邮箱，然后在TI的个人信息内修改了自己的邮箱，然后就TI发来一个邮箱确认邮件，确认后，资料就更新完毕，然后再去申请样片，一路顺