包括静态时序分析与约束验证、集成设计环境（IDE）、IP Integrator、Vivado 设计套件中的脚本化流程、Vivado IP 流程以及Vivado In-System 调试。

Xilinx工程师

Xilinx是全球领先的All Programmable FPGA、SoC 和 3D IC提供商

• 课时1：Vivado静态时序分析与约束验证 (15分28秒)
• 课时2：Vivado集成设计环境（IDE）介绍 (17分21秒)
• 课时3：Vivado设计套件中的脚本化流程 (15分51秒)
• 课时4：Vivado IP集成器内置的强大自动化构建纠正功能 (9分4秒)
• 课时5：如何为设计过程创建完美的IP流程 (9分45秒)
• 课时6：Vivado In-System 调试 (14分42秒)

展开↓