有人做过fpga上总线的IP核开发吗?
要求简单描述如下1.自己编写代码,实现PLB总线(IBM的CoreConnect总线的一部分)的功能2.再添加一个master,一个slave,实现功能一直没有头绪,到这里来看看哈,望各位高手不吝赐教啊问题如下:1.有没有什么IP核的集成,设计规范?2.有没有人做过类似的项目?谢谢了有人做过fpga上总线的IP核开发吗?帮顶一下没做过,但记得好像那些FPGA厂家比如xilinx,altera,lattice,actel.Handson等等,他们都有相关的IP包,至于是否