synplify pro 可以综合altera的PLL吗?
derive_pll_clockssetsclkSYS_PLL|altpll_component|pll|clksetpclkSYS_PLL|altpll_component|pll|clksetsd_clkSYS_PLL|altpll_component|pll|clk我的synplify工程中的sdc文件中约束alterapll的约束synplifypro报错:invalidcolumnname“0”,编译失败。但是我同样的文件在QuartusII就能编