本课程为精品课,您可以登录eeworld继续观看: 如何科学设计FPGA系列:Xilinx FPGA的GT收发器 GTX GTH S继续观看 课时1:如何使用数电思维,科学的进行FPGA设计 课时2:如何科学的设计FPGA RTL代码的逻辑级数 课时3:如何科学设计FPGA系列:Xilinx复位机制与跨时钟域处理 课时4:如何科学设计FPGA:时序约束基础,了解时序分析模型 课时5:如何科学设计FPGA VIVADO中的时序约束和分析以及进阶技巧 课时6:如何科学的设计FPGA:实现AXI总线自由之AXI解读 课时7:如何科学设计FPGA 从0手敲AXI总线接口 课时8:如何科学设计FPGA 手撕AXI后续,自写AXI接口仿真验证 课时9:如何科学的设计FPGA RTL代码的逻辑级数 课时10:如何科学设计FPGA:时序约束基础,了解时序分析模型 课时11:如何科学设计FPGA系列:快速手撕AXI从机SLAVE 包含ram的代码构建 课时12:如何科学设计FPGA系列:Xilinx FPGA的GT收发器 GTX GTH S 课时13:如何科学设计FPGA系列:Xilinx FPGA的GT收发器使用与仿真 GTX GT 课程介绍共计13课时,8小时41分35秒 AXI高速总线 如何科学设计FPGA-AXI高速总线 上传者:MartinFowler 猜你喜欢 暖春五应用, "芯"系健康, TI 方案详解 直播回放:富士通 FRAM 无加密算法(频谱)的真赝验证解决方案 安全的革新,世界首创全新的验证方式 这动手能力绝了 —— 卡丁收集 KW41大赛作品:智能台历 直播回放: 大唐NXP-DNS电池管理芯片方案 Top 10 Arduino Projects 2020 ADC基础知识分享 - 选择最适合您应用需求的ADC架构(2) MWC2015世界移动通信大会: 虹软多媒体技术解决方案 热门下载 在过程控制中 1W-30W离线式高亮度LED驱动控制器 FPGA_165B_StopWatch_7SEG 【经典】GSM协议 面向对象软件构造英文文字版 AVR的web服务器armok01137146.rar ds18b20中文资料.pdf 很经典的AXI模型,CASI 南开2004年c语言100题 描述GPRS的协议规范 热门帖子 HM62256实验资料 串口通讯部分解决了 剩下的是读写ram的问题 这是HM62256的实验资料串口通讯部分解决了可是对存储器的读写部分还没解决有谁能帮帮忙HM62256实验资料串口通讯部分解决了剩下的是读写ram的问题 backhuli 原理图同一网络编辑 如图所示:在原理图中查找同一网络,用alt+网络,我的结果如图,请教一下,使用该操作后显示有一条线连接网络怎么设置了。原理图同一网络编辑已经找到,如果有不会的朋友可以参考一下,dxp-prefrence-system-navigation-勾选connectivegraph搞定原理图中alt+左键点击某网络这样显示很正常原理图中想显示某一条线网络还可以这样玩 嗯,不过感觉这个没有alt直观 刘木木 红外接收 用的一体化的接收头,接收输出一直高电平红外接收有没有类似经历的伙伴这个程序产生的波形在示波器上看似乎正确,幅值2V左右,用它去控制发射管,接收管一直输出高电平大概80mv,180mv的跳。但是用51单片机带的遥控器对着接收电路按键,输出管脚有波形,单片机的晶振12M的载波频率不准或者是无调制都会导致接收无输出。51套件中用的是xx38的接收管,所以发射必须是38KHz的调制波,一次发射最少13个以上,间隔600uS,否则快了就无法识别。连续了更不行。这其实是个38KHz键 井子92 请问:在ARM9环境中,EBOOT的中断如何挂接或开启? 我的开发环境:CPU是三星的ARM9(2410),RAM是64M,FLASH是64MEBOOT是通过NBOOT引导启动的,在NBOOT是可以接到中断的,可是为什么到EBOOT中就怎么也接不到了呢???小弟不明白,请各位大侠多多指点呀请问:在ARM9环境中,EBOOT的中断如何挂接或开启?修改nboot,实现二次中断跳转.看看源码,有没有将中断屏蔽掉,禁止中断了。 wsmgyp PCB拼板的小技巧,你都会了吗? PCB拼板的小技巧,你都会了吗?拼板主要的问题是节约生产的成本。对于PCB拼板宽度≤260mm~300mm,根据产线的不同而不同。因为我们可能有很多物料,本身加工设备一个料枪对应一个模组,因此如果拼板超过了模组的范围,加工速度会变得非常慢。图一就是拼版超过了SMT产线的模组范围示意图。(图一)PCB拼板的外框(夹持边)应采用仔细考虑,确保PCB拼板固定在夹具上以后不会变形(一般不允许在这个边上开V槽)对于元器件的布置,第一所有的朝向要一致如图二, 大傻子哈哈哈 Spice Gen 仿真代码生成 SpiceGen仿真代码生成Hellouu们,好久不见,最近有1..小忙,耽搁了一阵,前些日子和管管聊天觉得仿真有些麻烦的地方需要搞下,能不用脑子就不用脑子,所以整了这玩意,努力回报肯定是要有的不然就没动力了。找管子模型太麻烦?仿真软件里面没有管子模型?记不住Spice的代码?小许来帮你!使用SpiceGen自动生成管子的模型,如图1所示。图1:使用SpiceGen自动生成管子模型除了NMOS还有其他的也能生成,可以生成的类型如下图所示。图2:可以支持生 xutong 网友正在看 解算器及采样时间 实战篇_以太网传输图片(VGA显示) 在软件中加载、运行Skill文件 总线设备驱动模型 现有封装的调用 A Novel Application Quiz Solution 计算机控制系统的稳定性分析 转子流量计