fpga系统设计实践
共88课时 22小时13分39秒秒
简介
fpga系统设计实践视频教程
章节
- 课时1:積體電路與FPGA_積體電路產業介紹 (14分16秒)
- 课时2:積體電路與FPGA_半導體簡介 (10分44秒)
- 课时3:積體電路與FPGA_電晶體簡介 (13分10秒)
- 课时4:積體電路與FPGA_邏輯閘實現 (14分37秒)
- 课时5:積體電路與FPGA_積體電路設計流程 (15分40秒)
- 课时6:FPGA簡介_FPGA發展概況 (14分39秒)
- 课时7:FPGA簡介_FPGA原理 (15分2秒)
- 课时8:FPGA簡介_FPGA 電路設計流程 (15分3秒)
- 课时9:FPGA簡介_硬體描述語言簡介 (12分15秒)
- 课时10:FPGA簡介_微處理器與FPGA (12分41秒)
- 课时11:Quartus工具使用_Quartus介紹 (12分40秒)
- 课时12:Quartus工具使用_Quartus初體驗 (16分37秒)
- 课时13:Quartus工具使用_波形模擬與驗證 (13分3秒)
- 课时14:Quartus工具使用_漣波進位加法器實現 (17分30秒)
- 课时15:Quartus工具使用_漣波進位加法器模擬與驗證 (10分13秒)
- 课时16:Verilog 硬體描述語言介紹(I)_Verilog簡介 (13分18秒)
- 课时17:Verilog 硬體描述語言介紹(I)_Verilog語法詞彙 (16分43秒)
- 课时18:Verilog 硬體描述語言介紹(I)_Verilog資料物件與型態 (15分37秒)
- 课时19:Verilog 硬體描述語言介紹(I)_模組概念 (10分58秒)
- 课时20:Verilog 硬體描述語言介紹(I)_邏輯閘層次模型 (12分39秒)
- 课时21:Verilog 硬體描述語言介紹(II)_邏輯閘層次模型實習 (18分7秒)
- 课时22:Verilog 硬體描述語言介紹(II)_結構式模型 (14分41秒)
- 课时23:Verilog 硬體描述語言介紹(II)_結構式模型範例 (14分34秒)
- 课时24:Verilog 硬體描述語言介紹(II)_資料處理模型 (9分2秒)
- 课时25:Verilog 硬體描述語言介紹(II)_運算式表示(上) (9分37秒)
- 课时26:Verilog 硬體描述語言介紹(II)_運算式表示(中) (15分15秒)
- 课时27:Verilog 硬體描述語言介紹(II)_運算式表示(下) (14分1秒)
- 课时28:Verilog 硬體描述語言介紹(III)_行為描述模型(上) (13分47秒)
- 课时29:Verilog 硬體描述語言介紹(III)_行為描述模型(下) (17分8秒)
- 课时30:Verilog 硬體描述語言介紹(III)_條件敘述 (9分7秒)
- 课时31:Verilog 硬體描述語言介紹(III)_多路分支敘述 (8分51秒)
- 课时32:Verilog 硬體描述語言介紹(III)_迴圈敘述 (14分54秒)
- 课时33:Verilog 硬體描述語言介紹(III)_函數與任務 (20分22秒)
- 课时34:組合邏輯電路實作(I)_組合邏輯電路概論 (13分41秒)
- 课时35:組合邏輯電路實作(I)_組合邏輯電路範例 (12分9秒)
- 课时36:組合邏輯電路實作(I)_進位儲存加法器設計 (17分9秒)
- 课时37:組合邏輯電路實作(I)_進位儲存加法器實作(上) (13分15秒)
- 课时38:組合邏輯電路實作(I)_進位儲存加法器實作(下) (25分55秒)
- 课时39:組合邏輯電路實作(II)_多工器實作 (19分50秒)
- 课时40:組合邏輯電路實作(II)_ 比較器實作 (12分39秒)
- 课时41:組合邏輯電路實作(II)_解碼器實作 (12分48秒)
- 课时42:組合邏輯電路實作(II)_編碼器實作 (19分25秒)
- 课时43:組合邏輯電路實作(II)_七段顯示器實習(上) (15分11秒)
- 课时44:組合邏輯電路實作(II)_七段顯示器實習(下) (16分12秒)
- 课时45:循序邏輯電路實作(I)_循序邏輯電路概論 (13分3秒)
- 课时46:循序邏輯電路實作(I)_閂鎖器與正反器比較 (14分4秒)
- 课时47:循序邏輯電路實作(I)_閂鎖器實現 (15分18秒)
- 课时48:循序邏輯電路實作(I)_正反器實現 (25分44秒)
- 课时49:循序邏輯電路實作(I)_Blocking與Nonblocking (18分20秒)
- 课时50:循序邏輯電路實作(II)_計數器實現 (14分14秒)
- 课时51:循序邏輯電路實作(II)_計數器展示 (9分48秒)
- 课时52:循序邏輯電路實作(II)_除頻器實現 (14分57秒)
- 课时53:循序邏輯電路實作(II)_移位暫存器實現(上) (11分26秒)
- 课时54:循序邏輯電路實作(II)_移位暫存器實現(下) (11分57秒)
- 课时55:循序邏輯電路實作(III)_除彈跳電路 (13分1秒)
- 课时56:循序邏輯電路實作(III)_除彈跳電路實現 (17分19秒)
- 课时57:循序邏輯電路實作(III)_計數顯示器實習(上) (13分17秒)
- 课时58:循序邏輯電路實作(III)_計數顯示器實習(下) (9分31秒)
- 课时59:循序邏輯電路實作(III)_脈衝寬度調變實習(上) (11分8秒)
- 课时60:循序邏輯電路實作(III)_脈衝寬度調變實習(下) (6分36秒)
- 课时61:測試檔案撰寫與模擬_測試檔案簡介 (20分15秒)
- 课时62:測試檔案撰寫與模擬_測試檔案範例一 (16分39秒)
- 课时63:測試檔案撰寫與模擬_執行測試檔案 (13分8秒)
- 课时64:測試檔案撰寫與模擬_測試檔案範例二 (12分42秒)
- 课时65:測試檔案撰寫與模擬_循序電路測試檔案範例 (18分51秒)
- 课时66:測試檔案的撰寫與模擬_自動比對測試檔案 (18分19秒)
- 课时67:控制單元_控制單元簡介 (16分15秒)
- 课时68:控制單元_狀態機實現 (17分11秒)
- 课时69:控制單元_按鈕開關燈實例 (15分1秒)
- 课时70:控制單元_ 閃爍燈實習(上) (18分26秒)
- 课时71:控制單元_閃爍燈實習(下) (15分23秒)
- 课时72:資料運算單元(I)_資料運算單元簡介 (15分16秒)
- 课时73:資料運算單元(I)_資料運算單元實例(上) (28分42秒)
- 课时74:資料運算單元(I)_資料運算單元實例(中) (10分36秒)
- 课时75:資料運算單元(I)_資料運算單元實例(下) (15分23秒)
- 课时76:資料運算單元(II)_暫存器檔案 (16分12秒)
- 课时77:資料運算單元(II)_記憶體 (23分55秒)
- 课时78:資料運算單元(II)_時脈週期與頻率 (15分31秒)
- 课时79:資料運算單元(II)_時間限制 (28分53秒)
- 课时80:資料運算單元(II)_管線化架構 (20分37秒)
- 课时81:系統設計方法_數位系統設計概論 (16分26秒)
- 课时82:系統設計方法_簡易自動販賣機(上) (18分41秒)
- 课时83:系統設計方法_簡易自動販賣機(中) (17分2秒)
- 课时84:系統設計方法_簡易自動販賣機(下) (21分30秒)
- 课时85:系統設計範例_伺服馬達控制 (12分24秒)
- 课时86:系統設計範例_伺服馬達控制範例(上) (11分2秒)
- 课时87:系統設計範例_伺服馬達控制範例(下) (15分21秒)
- 课时88:系統設計範例_伺服馬達控制範例展示 (9分10秒)
猜你喜欢
热门下载
[资料]-JIS B8350-2-2003 Hydraulic fluid power-Test code for determination of airborne noise levels-Par
[资料]-JIS F7203-1998 Shipbuilding-Bilge mud boxes for machinery spaces and tunnels-General design cha
热门帖子