本课程为精品课,您可以登录eeworld继续观看: Verilog 硬體描述語言介紹(III)_行為描述模型(下)继续观看 课时1:積體電路與FPGA_積體電路產業介紹 课时2:積體電路與FPGA_半導體簡介 课时3:積體電路與FPGA_電晶體簡介 课时4:積體電路與FPGA_邏輯閘實現 课时5:積體電路與FPGA_積體電路設計流程 课时6:FPGA簡介_FPGA發展概況 课时7:FPGA簡介_FPGA原理 课时8:FPGA簡介_FPGA 電路設計流程 课时9:FPGA簡介_硬體描述語言簡介 课时10:FPGA簡介_微處理器與FPGA 课时11:Quartus工具使用_Quartus介紹 课时12:Quartus工具使用_Quartus初體驗 课时13:Quartus工具使用_波形模擬與驗證 课时14:Quartus工具使用_漣波進位加法器實現 课时15:Quartus工具使用_漣波進位加法器模擬與驗證 课时16:Verilog 硬體描述語言介紹(I)_Verilog簡介 课时17:Verilog 硬體描述語言介紹(I)_Verilog語法詞彙 课时18:Verilog 硬體描述語言介紹(I)_Verilog資料物件與型態 课时19:Verilog 硬體描述語言介紹(I)_模組概念 课时20:Verilog 硬體描述語言介紹(I)_邏輯閘層次模型 课时21:Verilog 硬體描述語言介紹(II)_邏輯閘層次模型實習 课时22:Verilog 硬體描述語言介紹(II)_結構式模型 课时23:Verilog 硬體描述語言介紹(II)_結構式模型範例 课时24:Verilog 硬體描述語言介紹(II)_資料處理模型 课时25:Verilog 硬體描述語言介紹(II)_運算式表示(上) 课时26:Verilog 硬體描述語言介紹(II)_運算式表示(中) 课时27:Verilog 硬體描述語言介紹(II)_運算式表示(下) 课时28:Verilog 硬體描述語言介紹(III)_行為描述模型(上) 课时29:Verilog 硬體描述語言介紹(III)_行為描述模型(下) 课时30:Verilog 硬體描述語言介紹(III)_條件敘述 课时31:Verilog 硬體描述語言介紹(III)_多路分支敘述 课时32:Verilog 硬體描述語言介紹(III)_迴圈敘述 课时33:Verilog 硬體描述語言介紹(III)_函數與任務 课时34:組合邏輯電路實作(I)_組合邏輯電路概論 课时35:組合邏輯電路實作(I)_組合邏輯電路範例 课时36:組合邏輯電路實作(I)_進位儲存加法器設計 课时37:組合邏輯電路實作(I)_進位儲存加法器實作(上) 课时38:組合邏輯電路實作(I)_進位儲存加法器實作(下) 课时39:組合邏輯電路實作(II)_多工器實作 课时40:組合邏輯電路實作(II)_ 比較器實作 课时41:組合邏輯電路實作(II)_解碼器實作 课时42:組合邏輯電路實作(II)_編碼器實作 课时43:組合邏輯電路實作(II)_七段顯示器實習(上) 课时44:組合邏輯電路實作(II)_七段顯示器實習(下) 课时45:循序邏輯電路實作(I)_循序邏輯電路概論 课时46:循序邏輯電路實作(I)_閂鎖器與正反器比較 课时47:循序邏輯電路實作(I)_閂鎖器實現 课时48:循序邏輯電路實作(I)_正反器實現 课时49:循序邏輯電路實作(I)_Blocking與Nonblocking 课时50:循序邏輯電路實作(II)_計數器實現 课时51:循序邏輯電路實作(II)_計數器展示 课时52:循序邏輯電路實作(II)_除頻器實現 课时53:循序邏輯電路實作(II)_移位暫存器實現(上) 课时54:循序邏輯電路實作(II)_移位暫存器實現(下) 课时55:循序邏輯電路實作(III)_除彈跳電路 课时56:循序邏輯電路實作(III)_除彈跳電路實現 课时57:循序邏輯電路實作(III)_計數顯示器實習(上) 课时58:循序邏輯電路實作(III)_計數顯示器實習(下) 课时59:循序邏輯電路實作(III)_脈衝寬度調變實習(上) 课时60:循序邏輯電路實作(III)_脈衝寬度調變實習(下) 课时61:測試檔案撰寫與模擬_測試檔案簡介 课时62:測試檔案撰寫與模擬_測試檔案範例一 课时63:測試檔案撰寫與模擬_執行測試檔案 课时64:測試檔案撰寫與模擬_測試檔案範例二 课时65:測試檔案撰寫與模擬_循序電路測試檔案範例 课时66:測試檔案的撰寫與模擬_自動比對測試檔案 课时67:控制單元_控制單元簡介 课时68:控制單元_狀態機實現 课时69:控制單元_按鈕開關燈實例 课时70:控制單元_ 閃爍燈實習(上) 课时71:控制單元_閃爍燈實習(下) 课时72:資料運算單元(I)_資料運算單元簡介 课时73:資料運算單元(I)_資料運算單元實例(上) 课时74:資料運算單元(I)_資料運算單元實例(中) 课时75:資料運算單元(I)_資料運算單元實例(下) 课时76:資料運算單元(II)_暫存器檔案 课时77:資料運算單元(II)_記憶體 课时78:資料運算單元(II)_時脈週期與頻率 课时79:資料運算單元(II)_時間限制 课时80:資料運算單元(II)_管線化架構 课时81:系統設計方法_數位系統設計概論 课时82:系統設計方法_簡易自動販賣機(上) 课时83:系統設計方法_簡易自動販賣機(中) 课时84:系統設計方法_簡易自動販賣機(下) 课时85:系統設計範例_伺服馬達控制 课时86:系統設計範例_伺服馬達控制範例(上) 课时87:系統設計範例_伺服馬達控制範例(下) 课时88:系統設計範例_伺服馬達控制範例展示 课程介绍共计88课时,22小时13分39秒 fpga系统设计实践 fpga系统设计实践视频教程 上传者:老白菜 猜你喜欢 揭秘KUKA机器人如何制作特斯拉Model S 树莓派实战指南 LabVIEW教程专辑 直播回放 : TI 新一代 MSP430™ 产品在低成本超声波水表中的方案介绍及快速应用指南 DDR电接口检验和内存系统调试 赛灵思培训资源介绍 电池管理深度技术培训 Cypress CapSense MBR3 触控按键解决方案介绍 热门下载 ST1284 单片机各系统子程序 大话无线通信 (丁奇) 具有胆机风味的功率放大器 IMS技术成熟度研究 毕业设计中移植完成的usb+ADXL+RTOS源代码 学C 语言和单片机将近3 个月。写《实例浅析》的首要目的 微小电阻(10-8Ω)检测技术的研究 人工智能小模型 C#数字图像处理算法典型实例 热门帖子 稳压的问题 我用了一个5V稳压的芯片(LP2951),可是输出的电压总会在通电一段时间内有2-3毫伏的电压下降,有什么办法啊?稳压的问题楼主真是亮点,3mV/5V,千分之一都不到啊。你做什么要这么高的精度啊。回复:稳压的问题晶体管总会存在一些温漂的,5V只有3mV的波动已经是非常不错的了回复:稳压的问题太正常了,温漂、流经它的电流的变化都可能是原因。一般应用肯定没问题,千万不要拿它来当电压基准。回复:稳压的问题看楼主的要求,是不能用2951了。根据负载和电压,选别的IC吧。回复:稳压的 wh40062 飞思卡尔单片机 s08系列 串口中断唤醒 最近在弄这个,不知怎么配置,就是唤醒不(stop模式)了,大神们,有谁会这个帮帮忙啊,十分滴感谢!飞思卡尔单片机s08系列串口中断唤醒顶一贴,了解的招呼一下吧 zhangdaoyu DC/DC变换器与DC/AC逆变器连接问题的研究 DC/DC变换器与DC/AC逆变器连接问题的研究随着各种各样的逆变电源的应用越来越广泛,对逆变器的研究也日益深入。目前,应用最多的为输出工频220V的逆变器,它广泛应用在各种不间断电源(UPS)、小型太阳能逆变电源及通讯用逆变电源中。现在的逆变器一般都带有前级DC/DC变换器,原因包括以下几个方面:(1)为了达到交流220V的输出,逆变器直流侧输入电压幅值至少为315V。除很少数情况外,一般逆变电源的输入电压都远低于此值。这样,为了达到输入输出电压的匹配,增加一级DC/DC升压电路。 zbz0529 关于双电源输出公共地的问题 我想问一下用LM7815和LM7915做正负双电源的公共地除了用变压器中心抽头做公共地外,还有其它方法做公共地吗?关于双电源输出公共地的问题它的那个地,是作为参考点的,其它办法是有,但存在不合理或太费事。正负电源的电路和全波整流最好是用中心抽头参考地楼主基于什么原因有此问, 看见电路图上要输出正负电源,所需要的条件太多了。想用简单的方法代替 共地的基本是这样做,不共地的可以分开搞 sunboy25 AnalogicTech推出高集成度电源芯片AAT2550 AnalogicTech推出高集成度电源芯片,AAT2550可以满足智能手机、便携式多媒体/音乐播放器以及其它手持计算装置的需要。这款高集成度器件是专为使用容量达1500mAh的单块锂离子/聚合物电池的便携式系统而设计的。在一个4×4mmQFN的封装内集成了一个1A电池充电器与两个600mA降压转换器。它的电池充电器带有一个数字热控制回路,它可以在电源系统的需求超过热能极限时,自动降低充电电流。AnalogicTec youyitian 关于AD转换时钟设置 比如:采集一个1HZ的正弦波,采样频率100HZ,请问ACLK时钟的设置跟采样频率有关系吗?ACLK=32768,需要几分频?关于AD转换时钟设置32768/100这个数不太好精确的分出来,可以换其他的时钟源,然后用定时器做的话,误差就要小很多好像最高分频是8X8吧100分频?版主大大能否给小白普及一下时钟分频的知识回复沙发wstt的帖子在ADC10CTL1寄存器中,有ADC10DIVx位用于分频,但是最多只能8分频,这个是指直接对AD时钟的分频,达不到327分频;而在AD zl53373306 网友正在看 TI 高精度实验室 介绍 电机蓝牙控制调试 system v消息队列(三) 系统的稳定性(十一) 高频变压器设计(一) Symbian C++开发入门之概述 上 从傅里叶变换到拉普拉斯变换 Synchronization