本课程为精品课，您可以登录eeworld继续观看： Verilog HDL的三种建模：数据流建模、行为建模和结构化建模继续观看 课时1：从原理图到HDL 课时2：FPGA的发展及展望 课时3：Verilog HDL模块的设计流程 课时4：设计一个十六位加法器 课时5：FPGA设计原则和技巧（一）：面积与速度的折中 课时6：FPGA设计原则和技巧（二）：硬件实现性、层次化设计及同步原则 课时7：FPGA中IP核的使用 课时8：Verilog HDL的三种建模：数据流建模、行为建模和结构化建模 课时9：D型触发器的Verilog代码和Testbench的编写 课时10：练习：BCD码编码器_逐步移位法 课时11：状态机的基本要素、类型和HDL级实现 课时12：一段式状态机练习 课时13：在Quartus II上实现跑马灯实验 课时14：2段式、3段式状态机详解及在Qurtus II中的实验 课时15： FPGA中IP核的使用及HDL语句要点 课程介绍共计15课时，7小时30分42秒 Altera FPGA设计技巧提高实训 基于Altera FPGA和Quartus II开发软件，带你学习FPGA设计技巧，提高你的FPGA设计技能。包括面积与速度的折中、硬件可实现、层次化设计以及同步设计等。 上传者：chenyy 猜你喜欢 Symbian C++开发入门之概述 有源RFID的常见应用 韦东山Linux毕业班 WEBENCH 设计导出工具 WEBENCH Export 介绍 嵌入式系统 国防科大 模拟IC设计全局观 机器学习 （台大李宏毅） MIPI物理层测试（上） 热门下载 简明电路分析基础习题答案 基于嵌入式系统的轮胎气压监视系统设计.pdf 云计算技术及应用 基于ARMLinux的嵌入式教学实验平台构建 基于STC12C5A的行车使用时间控制系统 超声波清洗机12槽程序（内有机械手的程序） 这个是严蔚敏版的数据结构上机教程中的部分源代码 ATmega128在开发应用中应注意的问题 森林状的关系图 基于ACIS的几何造型技术与系统开发.pdf 热门帖子 altium designer资料（不知道这个有没有人发过） 新手报到，做点贡献，共勉！altiumdesigner资料（不知道这个有没有人发过）现在开始学6.9了，正在看教程谢楼主谢谢楼主的分享！谢谢楼主分享资料不错，谢谢分享！谢谢楼主的分享，正在急需这个的资料顶现在有人发了谢谢楼主谢谢楼主分享回复楼主3000越甲的帖子感谢！谢谢楼主分享，正在学习非常好的资料，解燃眉之急呀，谢谢！感谢分享！ 3000越甲 STM32 Nucleo使用心得 得知自己得到了参团购买STM32Nucleo-L053R8感到很高兴，等待了几十天，板子终于到了，在网上了解到stm32l053是ST新出的一款低功耗的MCU，所以坤函数要用到最新的HAL库，而HAL库跟以前的f10xx和f4xx的库函数有很大区别。今天我就上官网下载了最新的HAL库，打开其中的GPIO的例程，看了一下HAL库，调用起来也挺方便的。下面晒出我板子的照片：明天继续深入研究其他的外设STM32Nucleo使用心得后面有更新吗?准备要买恭喜楼主……来请教的来了 宝宝ee 浅谈MHL 随着数字电视以及便携式影音设备的逐步普及与推广，消费者对于随时随地传递数字高清内容到个人移动设备上的需求与日递增。据市场预估，2011年起，数字电视就已采用多达5口的端口处理器，以使电视设备可以连接越来越多的HDMI设备，例如网络电视盒、智能手机等，还包括蓝光播放器、机顶盒、游戏机等。不同设备之间的高清数据传输与切换速度成为消费者所关注的问题。但为何不沿用HDMI接口而要新开发MHL接口呢？笔者认为原因有三：1.由于现在的移动设备特别是手机体积和外 1055875333 团购的板子到了 板子091到了,先搭建工程模板,首先要下载或在MDK中更新PACK,不然建立工程时找不到091选项.团购的板子到了也收到鸟深圳，今天还没收到我的还没发货你们的速度真快啊。广州表示还没到..........真快！我的还在路上！祝贺大家同收到大家用软件仿真吗?进不到里面,说0X0000000C不能读板子到鸟！很不错真快，恭喜........我的也还没到！！！没参与期待大家的作品这么快就收到了。已经发货了吗，这么快，我的淘宝上还没显示发货vvooo20 wawaw 在ORCAD的原理图中如何批量提取元件到库中 在Desightcache里面选择多个，右键复制，到库元件那边右键粘帖。。。在ORCAD的原理图中如何批量提取元件到库中受教了在AD9里面这样不好用啊，请问能有什么办法。hot8012发表于2015-1-2314:00在AD9里面这样不好用啊，请问能有什么办法。AD完全是另外一会事情了好吧，大侠，AD哪来cache。有个菜单直接就导出了。请问一下PADS与Orc怎么同步啊 安圣基 CPLD与DSP管脚连接问题 如图CPLD的管脚TEA6，TEA7，TEA8，TEA9是与DSP的地址线连接的，如果用Quartus编程OUT0=TEA6,OUT1=TEA7,OUT2=TEA8,OUT3=TEA9,那是不是OUT0，OUT1，OUT2，OUT3管脚就相当于DSP的地址管脚了？CPLD与DSP管脚连接问题对系统理解的有些问题对于DSP来说，地址线一定是输出的，所以cpld不能对地址线赋值chenzhufly发表于2015-1-2712:30对系统理解的有些问题对于DS JasonnLee 网友正在看 基于dsPIC® DSC的并网太阳能微型逆变器参考设计 实战篇之延迟约束 Sequential ATPG (9_valued) Orcad软件怎么去显示元器件的封装名称呢？ 三相桥式全控整流电路电阻性负载原理分析 DHT11数字温湿度传感器（五） BIG Data Management Current Source (3_5)
