大学堂
我的
  • 本课程为精品课，您可以登录eeworld继续观看：
  • CPLD与FPGA的结构原理
  • 继续观看

课程介绍共计30课时，20小时45秒

EDA技术 杭电 郭裕顺
课程目标是通过本课程及其它相关课程的学习，使学生能够掌握硬件描述语言设计数字系统的手段、方法和思想，掌握常用EDA开发软件,将HDL硬件描述语言编程方法和FPGA的开发技术及符合工程规范的系统设计技术有机地融合在一起。同时了解学科最新进展，理论与联系实际，培养学生的动手能力和综合创新能力。
上传者：老白菜
正在载入数据,请稍等...
猜你喜欢
热门下载
简明电路分析基础习题答案
基于嵌入式系统的轮胎气压监视系统设计.pdf
云计算技术及应用
基于ARMLinux的嵌入式教学实验平台构建
基于STC12C5A的行车使用时间控制系统
超声波清洗机12槽程序（内有机械手的程序）
这个是严蔚敏版的数据结构上机教程中的部分源代码
ATmega128在开发应用中应注意的问题
森林状的关系图
基于ACIS的几何造型技术与系统开发.pdf
热门帖子
【EEworld原创教程讨论】《MCU 工程师炼成记》BUG欢迎大家前来投稿
大家都知道一本书，因为印刷、排版等总是会有点小错误，但是这点小错误给您带来了错误的知识就不好了，所以特开一贴希望大家把知道的错误帖出来，最后进行整理。本帖的主要目的是收集BUG，方便以后整理，所以大家不要担心，次序，分类，这些问题，当然大家，把章节，页码都标清楚是最好的【EEworld原创教程讨论】《MCU工程师炼成记》BUG欢迎大家前来投稿本楼内容来自版主qinkaiabc印刷错误总结2、第75页，//设置P1.3为输入P1DIR&=~0x80;应为P1
Sur
炼狱传奇-移位和位拼运算符之战
1.移位运算符移位运算符是双目运算符，将运算符左边的操作数左移或右移运算符右边的操作数指定的位数，用0来补充空闲位。如果右边操作数的值为X或Z，则移位结果为未知数X。VerilogHDL中有两种移位运算符：(左逻辑移)和（右逻辑移）。例程1仿真图从仿真图，可以看出，每次a都向左边移动移位，后面补充0，直到把逻辑1溢出，后面就一直为0了。每次b都向右边移动移位，前面补充0，直到把逻辑1溢出，就一直为0了。总结：移位运算符的使用时
梦翼师兄
分享AD9854资料，全力备战2013电设大赛
分享AD9854资料，全力备战2013电设大赛里面有好资料，一起进步！共勉：）分享AD9854资料，全力备战2013电设大赛怎么还要付费啊还要付费收费啊。。。趁火打劫！！！！没得钱钱了好吧，都改免费了，大家下载学习，好吧，都改免费了，大家下载学习回复7楼sucaptain的帖子好吧，都改免费了，大家下载学习回复6楼ghwm8527771的帖子好吧，都改免费了，大家下载学习回复板凳g
在路上的旁观者
【玩转 C2000 LaunchPad】ADC使用技巧
【玩转C2000LaunchPad】ADC使用技巧TMS320x2802x,2803x使用同样的ADC模块，它们有以下功能：ü内建双采样保持电路的12位ADCü同时采样及连续采样ü从0V到3.3V的输入范围，或按VREFHI/VREFLO比例ü与系统时钟一致，不需要分频üF28027
dontium
收一块STM32F407 Discovery的板
穷苦电农一枚，打算60元收一块做音频DSP应用。收一块STM32F407Discovery的板加群309018200如果你几天后还没有收到，我可以出给你一块。我就做了一块，把上面的mcu吹下来用了。shower.xu发表于2015-1-2323:40我就做了一块，把上面的mcu吹下来用了。这芯片散买挺贵的。楼主威武zhangdaijinqf发表于2015-1-3120:55楼主威武 楼主明明是穷苦好么!!!我是说他的思想威武
hdt45
各位大神，请教quartus时序问题！
如上图所示，编译完成后timequest为红色就是说有时序不满足的地方是吗？连最简单的点亮LED灯也会报时序不满足，请问大神这个如何破？各位大神，请教quartus时序问题！没约束过时序，替你顶一个吧约束不满足就变红，你把时序违背路径具体显示出来分析phantom7发表于2015-1-2823:39约束不满足就变红，你把时序违背路径具体显示出来分析就一个最普通的点灯程序也会出现时序不满足的情况吗？点灯就不用管时序了，可以直接用。话说FPGA时序分析有点难，E
xujiangyu0619
网友正在看