课时1：ModelSim仿真工具与Quartus II开发工具的基本操作 课时2：Verilog HDL的简要介绍 课时3：Verilog HDL的数据对象 课时4：Verilog HDL操作符 课时5：Verilog HDL的并行语句 课时6：Verilog HDL的顺序语句 课时7：Verilog HDL的自定义原语（UDP） 课时8：Verilog HDL的任务与函数 课时9：Verilog HDL的其它语法知识 课时10：Verilog HDL的测试平台编写 课时11：Verilog HDL设计规范 课时12：Verilog HDL基本组合电路建模 课时13：Verilog HDL的基本时序电路建模 课时14：信道加密与解密 课时15：CRC编码 课时16：数字钟设计 课时17：HDB3编码与译码 课时18：SPI 数据通信 课时19：UART 数据通信 课时20：交通灯控制器建模 课时21：基于Qsys的第一个Nios II 系统 课时22：PIO核的应用系统 课时23：UART核的应用 课时24：Interval Timer核的应用 课时25：SPI核的应用 课时26：基于Qsys的自定义外设与指令 课程介绍共计26课时，8小时2秒 Verilog HDL设计与实战 《Verilog HDL设计与实战》分为四个部分：ModelSim仿真工具与QuartusⅡ开发工具的基本操作、VerilogHDL的语法介绍、FPGA实例设计和基于Qsys的NiosⅡ实例设计。首先介绍QuartusII的基本操作，包括工程的新建、代码的编辑、原理图的设计、VerilogHDL的代码设计、基于QuartusⅡ和ModelSim的波形仿真及FPGA配置文件的下载等与FPGA设计有关的基本操作。之后配合VerilogHDL程序实例以VerilogHDL知识点的方式逐个介绍它的基本语法。然后，以实例为切入点，从简单到复杂，介绍组合电路的建模、时序电路的建模和综合实例的设计。 上传者：老白菜 猜你喜欢 嵌入式微处理器架构设计为什么这么复杂 LabVIEW FPGA 模块简介 高速数据转换器信号处理：真实和复杂的调制 TI-RSLK 模块 7 - 有限状态机 开关电源课程 MPLAB® X IDE 编译调试（下） 如何解决PSoC Creator 安装后运行时的出错问题 直播回放: 借助 TI DLP® 技术，开始您的下一代4K显示应用设计 热门下载 热门帖子 网友正在看 血氧仪研讨专场_2 Underactuated Robotics 多级放大及放大器失真 DS18B20数字温度传感器（八） 实验视频 6.2 - 演示实验解决方案 - 测试线路传感器 设计调度算法要考虑的几个问题 MOSFET的主要参数 5 - TI 毫米波雷达在重型机械上的应用
