AG32VF407 AGRV2K 内部晶振8Mhz不准更新解决,实测7.9Mhz
之前出现的双路pll不同频率的测试中,提出了内部晶振输出不准的问题,和官方沟通后得到极大改善,方法如下:首先准备官方固件其次需要使用supra中bin中的Downloader.exe进行更新选择好固件,连接jlink,烧录然后更新自己的fpga程序bin时,不能勾选Fullchiperasebeforeprogram实测晶振输出的方波测试verilog代码moduletest(clk,ledout,pinout);inputclk;o