大学堂
我的
  • 本课程为精品课，您可以登录eeworld继续观看：
  • 时序电路设计
  • 继续观看

课程介绍共计30课时，21小时25分16秒

verilog HDL数字集成电路设计原理与应用
Verilog HDL数字集成电路设计原理与应用 蔡觉平 何小川 西安电子科技大学 蔡觉平、李振荣主讲
上传者：桂花蒸
猜你喜欢
热门下载
热门帖子
网友正在看