(FPGA~2014-07-03)阻塞赋值“=”与非阻塞赋值“<=”你懂了吗?
初学VerilogHDL被那个“=”与“=”整迷糊啦,然后找度娘,一篇文章写得不错嘛,不迷糊啦。如下,还迷糊的小伙伴凑个热闹吧,,另外,感谢作者喽。原文来自这儿\\首先我们要理解两种变量类型NetType(连线型)和RegisterType(寄存器型)。(有些参考书上有分为3种类型,这个无关紧要)NetType(连线型),从名字上理解就是“导线”呗,导线的这头和导线的另一头始终是直接连通的,这头是什么值,那头就是什么值,所以输出随着输