利用FPGA 对外部芯片进行直通连线遇到的问题
背景介绍:硬件架构FPGA+DSP,DSP的管脚信号wen,rdn,cs通过FPGAIO连接到外部RAM中,这样做的目的考虑到FPGA可以访问DSP,或者设计为DSP也可以访问外部RAM,硬件设计兼容,不用修改硬件。调试时遇到的问题:用VHDL进行对FPGA编程时,程序如下:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIG