大学堂
我的
  • 本课程为精品课，您可以登录eeworld继续观看：
  • Multicycle processor
  • 继续观看

课程介绍共计41课时，1天9小时8分39秒

Soc Design Lab - NYCU 2023（SoC系统级芯片设计实验）

NYCU SOC class recording

SoC系统级芯片设计实验

上传者：宋元浩
正在载入数据,请稍等...
猜你喜欢
热门下载
一种零NRE的可编程ASIC eASIC
基于m序列的音频水印隐藏算法
离子交换除盐水处理器的失效控制
苹果iPod Touch和iPhone拆机对比评测
射频基础知识
生产方案及MT8820A
STK086G.pdf
基于FPGA的多功能频率计的设计
208PBGA
Schematic Capture with Cadence PSpice .pdf
热门帖子
STM32 Nucleo使用心得
得知自己得到了参团购买STM32Nucleo-L053R8感到很高兴，等待了几十天，板子终于到了，在网上了解到stm32l053是ST新出的一款低功耗的MCU，所以坤函数要用到最新的HAL库，而HAL库跟以前的f10xx和f4xx的库函数有很大区别。今天我就上官网下载了最新的HAL库，打开其中的GPIO的例程，看了一下HAL库，调用起来也挺方便的。下面晒出我板子的照片：明天继续深入研究其他的外设STM32Nucleo使用心得后面有更新吗?准备要买恭喜楼主……来请教的来了
宝宝ee
NXP LPC1768宝马开发板第9章PWM输出
第九章宝马1768——PWM输出开发环境：集成开发环境μVision4IDE版本4.60.0.0主机系统：MicrosoftWindowsXP开发平台：旺宝NXPLPC1768开发板9.1PWM9.2硬件描述9.3程序说明9.4实验现象
旺宝电子
CPLD与DSP管脚连接问题
如图CPLD的管脚TEA6，TEA7，TEA8，TEA9是与DSP的地址线连接的，如果用Quartus编程OUT0=TEA6,OUT1=TEA7,OUT2=TEA8,OUT3=TEA9,那是不是OUT0，OUT1，OUT2，OUT3管脚就相当于DSP的地址管脚了？CPLD与DSP管脚连接问题对系统理解的有些问题对于DSP来说，地址线一定是输出的，所以cpld不能对地址线赋值chenzhufly发表于2015-1-2712:30对系统理解的有些问题对于DS
JasonnLee
寻找zigbee组网定位解决方案
我们需要一套zigbee解决方案，要求1、zigbee设备之间能实现自组网；2、能搞实现zigbee设备的准确定位寻找zigbee组网定位解决方案精度要多高？这是我测试的数据在2m范围测试距离情况:1.2米处，传感器测试获得数据是1.2m在0.7米处，传感器测试获得数据为0.75m在0.4米处,传感器测试获得数据为0.41m在0.2米处，传感器测试获得数据为0.21m在0.1m处获得传感器获得数据为0.14m
nanke
2014 总结
14年的时光匆匆流逝，带走了我的青春带走了我的梦，​‌‌无情的时间，让我又大了一岁，但是我感谢时间让我变得成熟，明白了很多，也让我知道了什么才是最珍贵，最珍贵的，不是金钱，而是时间，时间让我变得成熟，站在14年与15年的交界处，停下脚步审视一下自己，前事不忘后事之师。2014这一年，让我感动，让我欢笑，让我悲伤。今天，让我们用释然与豁达向昨天作别：所有的悲伤、迷茫与挫折，不过是成长路上
RF-刘海石
stm32F的外部中断的设置问题
为什么我的STM32配置中断分组后不能进入中断函数stm32F的外部中断的设置问题最好说的具体点不能进的原因太多了.....贴上代码看看啊没开中断？配置不对。可能性比较多还是贴上代码吧
沉淀淀
网友正在看