课时1：Verilog HDL硬件描述语言概述 课时2：Verilog HDL自顶向下的设计思想 课时3：是选择Verilog还是VHDL 课时4：Verilog HDL有什么用处 课时5：如何避免竞争和冒险 课时6：行为级和RTL级 课时7：Verilog模块的编写与验证举例 课时8：ModelSim和Quartus的使用 课时9：Verilog模块的基本构成要素 课时10：Verilog HDL有什么用处 课时11：Verilog中reg与wire的不同点 课时12：Verilog中阻塞与非阻塞 课时13：Verilog中两种不同的赋值语句 课程介绍共计13课时，2小时32分23秒 Verilog HDL硬件描述语言基础培训 Verilog HDL硬件描述语言概述 Verilog HDL自顶向下的设计思想 是选择Verilog还是VHDL Verilog HDL有什么用处 如何避免竞争和冒险 行为级和RTL级 Verilog模块的编写与验证举例 ModelSim和Quartus的使用 Verilog模块的基本构成要素 Verilog HDL有什么用处 Verilog中reg与wire的不同点 Verilog中阻塞与非阻塞 Verilog中两种不同的赋值语句 上传者：chenyy 猜你喜欢 【水果大战】树莓派2 VS 香橙派 VS 香蕉Pro 网络研讨会: 热监测和保护 如何使用 GaN 设计可靠、高密度的电源解决方案 电子测量原理 基于Ubuntu的i.MX515 Wistron智能本 是德科技最新5G解决方案现场演示 2016 TI 工业研讨会：基于 MSP430 的TI超低功耗工业传感器技术 数字图像处理 天津理工大学 热门下载 热门帖子 网友正在看 Images as Functions End Iterative Improvement with Hill Climbing 以太网UDP测试实验_程序设计（第一讲） 卷积积分 三相电压型逆变电路 GPIO中断实验-6U复位中断服务函数的编写 单片机显示输出设备 Gate Transformer Design and Simulation
