大学堂
我的
  • 本课程为精品课,您可以登录eeworld继续观看:
  • ModelSim和Quartus的使用
  • 继续观看

课程介绍共计13课时,2小时32分23秒


Verilog HDL硬件描述语言基础培训
Verilog HDL硬件描述语言概述
Verilog HDL自顶向下的设计思想
选择Verilog还是VHDL
Verilog HDL有什么用处
如何避免竞争和冒险
行为级和RTL级
Verilog模块的编写与验证举例
ModelSim和Quartus的使用
Verilog模块的基本构成要素
Verilog HDL有什么用处 
Verilog中reg与wire的不同点
Verilog中阻塞与非阻塞
Verilog中两种不同的赋值语句
上传者:chenyy
猜你喜欢
热门下载
热门帖子
网友正在看