[开源]基于FPGA串行乘法器的设计
这次给大家分享两代的串行乘法器,在一些实时性要求不高的地方还是得用串行乘法器,比如DDS、频率计、相位测量仪的计算(频率或相位值)。第一代的乘法器的部分积是通过左移相加得到的,而第二代的部分积则是通过右移相加得到的。通过对比,第二代更节省资源。在32位乘32位的情况下,第一代乘法器需要消耗243个LEs,第二代乘法器则需要消耗226个LEs,而并行乘法器(LPM)要消耗1200个LEs。运算耗时不变,执行一次乘法需要N+4个时钟,N是乘数B的位宽。PS:调用quartus的乘法器LP