本课程为精品课,您可以登录eeworld继续观看: modelsim一级练习2说明继续观看 课时1:课程介绍 课时2:Questasim软件安装 课时3:QuartusII软件安装 课时4:GVIM安装及使用 课时5:第一个上板例程 课时6:Quartus使用练习1说明 课时7:QuartusⅡ使用练习1答案 课时8:verilog代码详细讲解 课时9:入门练习1说明 课时10:入门练习1答案 课时11:入门练习2说明 课时12:入门练习2答案 课时13:入门练习3说明 课时14:入门练习3答案 课时15:入门练习4说明 课时16:入门练习4答案 课时17:modelsim用法 课时18:modelsim波形观看方法 课时19:modelsim初级练习1说明 课时20:modelsim初级练习1答案 课时21:modelsim初级练习2说明 课时22:modelsim初级练习2答案 课时23:modelsim初级练习3说明 课时24:modelsim初级练习3答案 课时25:modelsim一级练习1说明 课时26:modelsim一级练习1答案 课时27:modelsim一级练习2说明 课时28:modelsim一级练习2答案 课时29:verilog快速掌握-程序设计 课时30:verilog快速掌握之模块例化 课时31:verilog快速掌握之运算符 课时32:verilog快速掌握之模块设计说明 课时33:verilog快速掌握之模块设计答案 课时34:verilog快速掌握之复杂模块设计说明 课时35:verilog快速掌握之复杂模块设计答案 课时36:verilog快速掌握练习1说明 课时37:verilog快速掌握练习2说明 课时38:verilog快速掌握练习3说明 课时39:verilog快速掌握练习4说明 课时40:verilog快速掌握练习5说明 课时41:模块设计模板 课时42:测试文件编写技巧 课时43:测试文件模板 课时44:测试文件编写练习1说明 课时45:测试文件编写练习1答案 课时46:包文的概念 课时47:测试文件编写练习2说明 课时48:测试文件编写练习2答案 课时49:测试文件编写练习3说明 课时50:测试文件编写练习3答案 课时51:测试文件编写练习4说明 课时52:测试文件编写练习4答案 课时53:测试文件编写练习5说明 课时54:测试文件编写练习5答案 课时55:明德扬规范 课时56:一个always只设计一个信号 课时57:时钟复位设计规范 课时58:组合逻辑补全条件 课时59:always练习1说明 课时60:always练习1答案 课时61:明德扬模板汇总 课时62:GVIM的使用2 课时63:signaltapII使用 课时64:波形对比方法 课时65:计数器的使用 课时66:计数器练习1说明 课时67:计数器练习1答案 课时68:计数器练习2说明 课时69:计数器练习2答案 课时70:计数器练习3说明 课时71:计数器练习3答案 课时72:计数器练习4说明 课时73:计数器练习4答案 课时74:计数器练习5说明 课时75:计数器练习5答案 课时76:计数器练习6说明 课时77:计数器练习6答案 课时78:计数器练习7说明 课时79:计数器练习7答案 课时80:状态机设计原则 课时81:状态机练习1说明 课时82:状态机练习1答案 课时83:波形对比方法 课时84:状态机练习2说明 课时85:状态机练习2答案 课时86:状态机练习3说明 课时87:状态机练习3答案 课时88:状态机练习4说明 课时89:状态机练习4答案 课时90:状态机练习5说明 课时91:状态机练习5答案 课时92:FPGA时序原理 课时93:用quartus分析时序 课时94:FPGA时序练习1说明 课时95:为什么要进行流水线 课时96:流水线练习1说明 课时97:流水线练习1答案 课时98:流水线练习2说明 课时99:流水线练习2答案 课时100:流水线练习3说明 课时101:流水线练习3答案 课时102:流水线练习4说明 课时103:流水线练习4答案 课时104:流水线练习5说明 课时105:流水线练习5答案 课时106:简单代码的重要性 课时107:代码化简练习1说明 课时108:代码化简练习1答案 课时109:代码化简练习2说明 课时110:代码化简练习2答案 课时111:代码化简练习3说明 课时112:代码化简练习3答案 课时113:FIFO原理 课时114:生成FIFO的IP核 课时115:如何验证带有IP核的代码 课时116:FIFO练习1说明 课时117:FIFO练习1答案 课时118:FIFO练习2说明 课时119:FIFO练习2答案 课时120:FIFO练习3说明 课时121:FIFO练习3答案 课时122:何为异步时序 课时123:三态门 课时124:异步时序练习1说明 课时125:异步时序练习1答案 课时126:异步时序练习2说明 课时127:异步时序练习2接口时序参数 课时128:异步时序练习2测试文件 课时129:异步时序练习2答案 课时130:利用GVIM制作模板 课程介绍共计130课时,21小时12分51秒 FPGA点拨 明德扬 明德扬FPGA点拨视频教程 上传者:JFET 猜你喜欢 电力工程信号处理应用 直播回放: TI 创新下一代汽车网关系统 操作系统 哈尔滨工业大学 手把手教你学I.MX93开发板之系统开发篇 如何设计FPGA-AXI总线 跟随格兰特今原一起到东京,探索人机一体化技术 电路理论基础 西安交大 赵进全 飞思卡尔智能车模型(IoTT大篷车) 热门下载 简明电路分析基础习题答案 基于嵌入式系统的轮胎气压监视系统设计.pdf 云计算技术及应用 基于ARMLinux的嵌入式教学实验平台构建 基于STC12C5A的行车使用时间控制系统 超声波清洗机12槽程序(内有机械手的程序) 这个是严蔚敏版的数据结构上机教程中的部分源代码 ATmega128在开发应用中应注意的问题 森林状的关系图 基于ACIS的几何造型技术与系统开发.pdf 热门帖子 有关制作PCB拼板的注意事项,,,, PCB拼板的注意事项,,,,大家可以一起来讨论啊,下面先罗列出10条需要注意的,欢迎大家指正:1、PCB拼板的外框(夹持边)应采用闭环设计,确保PCB拼板固定在夹具上以后不会变形;2、PCB拼板宽度≤260mm(SIEMENS线)或≤300mm(FUJI线);如果需要自动点胶,PCB拼板宽度×长度≤125mm×180mm;3、PCB拼板外形尽量接近正方形,推荐采用2×2、3×3、……拼板;但不要拼成阴阳板;4、小板之间的中心距控制在75 qwqwqw2088 Cyclone V FPGA系列简介 CycloneVFPGA系列简介Altera的Cyclone®VFPGA实现了业界最低的系统成本和功耗,其性能水平满足了您突出大批量应用优势的需求。从三种型号中进行选择:只提供逻辑的CycloneVEFPGA具有3.125-Gbps收发器的CycloneVGXFPGA具有5G收发器的CycloneVGTFPGA具有基于ARM®的硬核处理器系统(HPS)和逻辑的CycloneVSESoCFPGA具 chenzhufly NXP LPC1768宝马开发板 第十六红外接收 第十六章宝马1768——红外接收开发环境:集成开发环境μVision4IDE版本4.60.0.0主机系统:MicrosoftWindowsXP开发平台:旺宝NXPLPC1768开发板16.1EEPROM16.2硬件描述16.3 旺宝电子 ZigBee协调器网络的建立 ZigBee协调器网络的建立一、协调器网络的建立1、网络的格式化A:初始化的能量阀值为16。通过设置ZDApp_event_loop任务中的事件ID为ZDO_NETWORK_INIT以便执行B。B:调用NLME_NetworkFormationRequest函数进行申请,对申请的回应在程序中没对应的回调处理,猜想回调处理在lib库中处理。在程序找到了两个对申请结果作处理的函数,voidZDO_NetworkFormationConfirmCB(ZS wateras1 AVR CP,CPC,比较指令是如何影响SREG标志位的了 各位大侠:新手求助,AVRCP,CPC,比较指令是如何影响SREG标志位的了。只知道算术运算,逻辑运算,还不知道比较运算是怎么算的了????AVRCP,CPC,比较指令是如何影响SREG标志位的了自己顶一下,能否介绍的详细,通俗些了。。。。现在用汇编的人比较少了。 hongbin70 Arduino制作的闹钟 Arduino制作的闹钟Arduino是那个传说中的电子积木?我买了些那个系列里面的声传感器.一看见就是仿制的.难用的要死...不发源码,纯显摆帖,鉴定完毕这个板子不是标准版,淘宝那一家买的?好用么?看集成功能挺多的 凯哥 网友正在看 卷积(卷积和) 基于演化计算之模糊控制系统 1. 主轴马达伺服系統 一般线性模型的匹配滤波 异常值与重复数据检测 系统的能控性和能观性(四) ARM指令种类 图的遍历(深度优先遍历) 非线性系统分析小结